疊層封裝技術

2021-01-16 半導體封裝工程師之家

共讀好書


劉靜 潘開林 朱瑋濤 任國濤

(桂林電子科技大學 機電工程學院)

轉自《封裝 、檢測與設備》

 

摘要 :

 

首先介紹疊層封裝技術的發展現狀及最新發展趨勢 , 然後採用最傳統的兩層疊層封裝結構進行分析 , 包括描述兩層疊層封裝的基本結構和細化兩層疊層封裝技術的 SMT組裝工藝流程。最後重點介紹了目前國際上存在並投入使用的六類主要的疊層封裝方式範例 , 同時進一步分析了疊層封裝中出現的翹曲現象以及溫度對翹曲現象的影響。分析結果表明 :由於材料屬性不同會引起正負兩種翹曲現象;從室溫升高到 150 ℃左右的時候易發生正變形的翹曲現象, 在 150 ℃升高至 260 ℃的回流焊溫度過程中多發生負變形的翹曲現象。

 

0　引言

 

隨著半導體製造技術以及立體封裝技術的不斷發展 , 電子器件和電子產品對多功能化和微型化的要求越來越高。在這種小型化趨勢的推動下 , 要求晶片的封裝尺寸不斷減小。根據國際半導體技術路線圖 (ITRS), 三維疊層封裝技術能更好的實現封裝的微型化 。三維疊層封裝具有如下特點 :封裝體積更小 , 封裝立體空間更大, 引線距離縮短從而使信號傳輸更快, 產品開發周期短投放市場速度快等。疊層封裝主要應用在移動手機、 手提電腦、數位相機等手持設備和數碼產品中。三維疊層封裝主要分為三種形式:載體疊層 、 裸晶片疊層和晶圓疊層。3D裸晶片疊層封裝技術主要有多晶片封裝 (multi-chippackaging, MCP)、內置封裝技術(package-in-package,PiP)和 疊 層 封 裝 技 術(package-on-package, PoP)。本文主要介紹疊層封裝。PoP就是在一個處於底部的封裝件上再疊加另一個與其相匹配的封裝件 , 組成一個新的封裝整體。PoP的各封裝件之間相對比較獨立 , 同時能對底部和頂部的封裝器件進行單獨測試, 以保證其滿足預先設定的參數和良好的性能, 這樣更能滿足KGD (knowngooddie)的要求 , 有較高的器件封裝良品率。由於 PoP封裝的獨立性表現在保證各封裝體測試過關的前提下可以將不同廠商的封裝器件堆疊匹配封裝在一起, 所以器件的選擇也具有更大的自由靈活性 , 這是 PoP工藝的最大優勢。同時在PoP封裝中即使出現了問題 , 也可以拆開來單獨檢修、測試 , 因而堆疊封裝技術 PoP成為主要的 3D封裝技術 。最簡單的 PoP封裝包含兩個疊層裸晶片, 具體實例有日本的堆疊式內存 , 這種堆疊式內存結構由含有一個快閃記憶體和一個 SRAMM內存的雙裸片組 成的;目前, 疊層 密 度最 高 的實 例 是Samsung公司應用於 3G手機的 6層疊層存儲晶片;同時作為引線鍵和疊層方式的擴展 , ASE公司在疊層封裝中使用了引線鍵合和倒裝鍵合相結合的混合鍵合的封裝方式。

 

1 PoP組裝工藝流程

 

疊層封裝技術經過近十年的時間, 已經發展得十分成熟。疊層封裝器件分為兩類 :一類是存儲器與存儲器堆疊在一起;另一類是底層為邏輯器件而頂層為存儲器件。最典型的疊層封裝技術 PoP的封裝模型由圖 1所示。

 

最簡單的 PoP模型是兩層堆疊模型 , 除此之外還有多層堆疊模型。一般簡單的兩層堆疊模型組成結構是分為上下兩部分 , 即底部和頂部 , 而且底部和頂部的封裝器件功能是不同的。通常情況下底部的封裝件是一個高集成度的邏輯器件, 頂部的封裝件是一大容量的存儲器或存儲器件組合。多層堆疊封裝體的結構與簡單疊層封裝體結構相比, 不同之處在於其頂部可以是多個具有存儲功能的存儲器封裝器件。由綜上所述可以看出疊層封裝技術 PoP的出現已經模糊了封裝與組裝的界線。本文以最簡單的兩層疊層封裝技術為例介紹其 SMT封裝流程 ,其封裝流程圖如圖 2所示 。在進行 PoP的 SMT封裝之前首先要對非 PoP面元件進行組裝, 其中的工藝流程包括傳統的絲網印刷、 貼片、回流和檢測 。然後再進行 PoP面元件的組裝。疊層封裝技術 PoP的 SMT工藝流程如圖 2所示。

 

圖 2中 : (a)圖為首先利用表面貼裝技術在封裝基板上貼裝元件如電阻、電容等; (b)圖為然後拾取 PoP底部封裝器件; (c)圖為將底部封裝器件放置在基板上, 進行貼裝 ; (d)圖為在頂部基板上塗覆助焊劑; (e)圖為將頂部封裝器件放置在底部封裝器件上;(f)圖為對整體封裝器件進行回流焊接; (g)圖為對 PoP封裝體進行底部填充; (h)圖為對 PoP封裝體的底部填充進行固化 , 從而完成 PoP的 SMT封裝。

 

2 PoP發展現狀與可靠性分析

 

由於 PoP封裝技術能更好地實現封裝的微型化 , 並且具有如下特點:封裝體積更小, 封裝立體空間更大, 引線距離縮短從而使信號傳輸更快 , 產品開發周期短投放市場速度快等, 所以被廣泛地應用在移動手機、手提電腦 、數位相機等手持設備和數碼產品中 。國際上關於 PoP封裝技術的專利有幾十種, 主要分為以下七類 :常規疊層式封裝、帶中空式轉接板的層疊式封裝 、帶覆蓋式轉接板的層疊式封裝 、空腔基板型層疊式封裝、 模封陣列型層疊式封裝、 模料穿孔型層疊式封裝和扇入型層疊式封裝。各類封裝範例如圖 3所示。

 

PoP封裝面臨的最嚴重的可靠性問題是翹曲現象。習慣上將翹曲現象根據形狀定義如下:若翹曲形狀為向上凸則稱之為正變形, 若翹曲形狀為向下凹就稱之為負變形 , 如圖 4所示。

 

影響翹曲因素主要是封裝基板和晶片的材料屬性 , 包括熱膨脹係數 CTE和彈性模量。在室溫和回流焊溫度下材料屬性對疊層封裝翹曲現象的影響是不同的, 如圖 5所示。

 

由圖 5可以看到在室溫下條件下隨著彈性模量和熱膨脹係數的變化 , 翹曲數值都基本為正, 表現為向上凸的正變形;而在回流焊高溫條件下隨著彈性模量和熱膨脹係數的變化, 翹曲數值都為負數 ,表現為向下凹的負變形。目前改善疊層封裝PoP翹曲現象的研究主要包括結構優化、材料選擇和工藝優化三個方面。封裝結構一般包括矽晶片 、 塑封材料和基板三部分, 其中矽晶片和基板之間的熱膨脹係數不匹配是引起翹曲現象的主要原因。在由室溫升高到回流焊溫度又由高溫逐漸冷卻到室溫的溫度變化過程中 , 會產生化學收縮和熱收縮現象 , 由此而導致翹曲現象。塑封料作為中間介質可以起到補償作用 。塑封料中一般都含有超過80%的填充材料, 填充材料比例越大化學收縮值就會越小。而熱收縮值由下面的等式決定


式中:α表示熱膨脹係數 ;tg 表示玻璃轉換溫度。由公式 (1)可知 , 減小α可以減小熱收縮值 。所以在封裝工藝中經常採用減小熱膨脹係數的方法來降低翹曲現象。

 

另外還可以通過減小晶片尺寸大小和減薄晶片厚度來增大塑封料的比例 , 進而降低翹曲現象。常採用的晶片減薄方法有研磨、 深反應離子刻蝕法(DRIE)和化學機械拋光法 (CMP)等工藝, 通常減薄至 50 μm左右 , 目前減薄技術可將圓片減薄 10至 15 μm, 為確保電路的性能和晶片的可靠性, 圓片減薄的極限為 20 μm左右, 否則會影響存儲器的性能。直接減薄晶片厚度, 產生的殘餘應力會影響存儲器的性能。此時可以利用晶圓拋光技術來釋放應力, 增強晶片的健壯性。

 

3　結論

 

在滿足電子產品更快數位訊號處理、 更大存儲容量、成本更低 、體積更小的要求, 尤其在堆疊複雜邏輯器件和存儲器器件方面, PoP是一種上市時間短、 成本低的疊層封裝解決方案。除了綜上所述的可靠性問題, 疊層封裝方案還存在著一些缺陷, 例如由於晶片尺寸不匹配而導致的線鍵合過程中的引線過長 , 就會增加引線鍵合工藝的難度和成本, 還可能會由於後道塑封工序的工藝問題出現金線衝彎、短路 、脫球等現象 , 從而導致封裝產品的失效 ;由於引線鍵合過程中的布線密度比較高, 極易出現引線短路, 導致引線鍵合工藝失敗;若相鄰晶片的間距過小而無法進行引線鍵合, 則可能導致封裝失敗。這些工藝缺陷都是疊層封裝面臨的挑戰 , 亟待解決。

 


相關焦點

  • 「疊層模具」技術知多少?
    疊層模具是當今塑料模具發展的一項前沿技術，型腔是分布在2個或多個層面上的，呈重疊式排列。簡單地說，疊層模具就相當於將多副單層模具疊放在一起，安裝在一臺注塑機上進行注塑生產。疊層模具產生的需求背景通常注塑機在使用單層塑料注射模具的時候，其本身的 注 射 量 和 開 模 行 程 只 使 用 了 額 定 的20%~40%，沒有充分發揮注射機的性能，而疊層式注塑模具能夠在不增加鎖模力的基礎上，在 1 臺注射機 1 個操作人員的條件下能使產量根據層數成倍增加，可以極大地提高生產效率和設備利用率，並能節約生產成本和人力資源。
  • 2019鈣鈦礦和疊層電池與組件論壇
    採用晶體矽作為底電池和鈣鈦礦作為頂電池的疊層電池是一項在技術和經濟上均可行的選項，而且雙結疊層電池技術與雙面發電技術相容。 鈣鈦礦電池面臨的挑戰主要是穩定性和規模化製造，以及相關測試標準和測試技術尚未完善。產業鏈上的企業正在努力行動，以期儘快完善鈣鈦礦電池和組件技術。
  • 頻繁破紀錄 24個疊層鈣鈦礦電池技術匯總!
    頻繁破紀錄 24個疊層鈣鈦礦電池技術匯總！北極星太陽能光伏網訊:單結鈣鈦礦太陽能電池的效率已經超過25%。進一步的提高效率，就得和工藝成熟的光伏器件相結合，才能進一步將效率推向SQ效率極限！疊層鈣鈦礦-矽光伏器件5.EES: 21%效率！鈣鈦礦-矽疊層太陽電池近年來，隨著鈣鈦礦太陽電池技術的發展，二端矽基太陽能電池為進一步提升現有矽太陽電池效率提供了廣闊的前景。
  • 微電子封裝有哪些技術和歷史?
    三級封裝就是將二級封裝的產品通過選層、互連插座或柔性電路板與母板連結起來，形成三維立體封裝，構成完整的整機系統，這一級封裝應包括連接器、迭層組裝和柔性電路板等相關材料、設計和組裝技術。這一級也稱系統級封裝。所謂微電子封裝是個整體的概念，包括了從一極封裝到三極封裝的全部技術內容。
  • 三星率先開發出12層3D-TSV晶片封裝技術
    集微網消息（文/Oliver），三星電子在10月7日宣布，已率先在業內開發出12層3D-TSV（矽穿孔）技術。該技術在保持晶片尺寸的同時增加了內存容量。據介紹，該技術垂直堆疊了12個DRAM晶片，它們通過60000個TSV孔互連，每一層的厚度僅有頭髮絲的1/20。
  • 科學網—鈣鈦礦太陽能電池應重「疊層」
    剛剛過去不久的3月份，《科學》連續刊發4篇有關鈣鈦礦太陽能電池的研究論文，其中關於鈣鈦礦與矽的疊層太陽能電池的文章就有3篇。 鈣鈦礦太陽能電池的熱點科學問題是什麼？受關注的解決策略有哪些？近期發表的文章對熱點科學問題有什麼貢獻？帶著這些問題，4月15日，《中國科學報》專訪了中國科學院院士、中國科學院化學研究所研究員李永舫。
  • 李永舫院士:應在現有生產線技術基礎上開發鈣鈦礦/矽疊層太陽能電池
    「3篇採用疊層技術的文章值得重視，將來可能會進一步提升商品化矽太陽能電池的能量轉化效率，但這一方向目前國內開展研究的不多。」李永舫指出，「國內研究者應該重視鈣鈦礦/矽疊層太陽能電池的研究，尤其是在現有矽太陽能電池生產線技術的基礎上開發鈣鈦礦/矽疊層太陽能電池生產技術，同時需要研究疊加鈣鈦礦太陽能電池後對原來的矽太陽能電池產品穩定性和壽命的影響。」
  • 釐米級疊層MoS2的精準轉角調控
    由於二維材料層間弱的範德華力相互作用，可以按需將任意的二維材料堆疊在一起，組合成範德華雙層及多層人工材料，從而實現對其物理性能的調製。利用轉角自由度調控，會在人工疊層材料中引發多種有趣的物理行為，例如非常規超導電性、摩爾激子、隧穿電導、非線性光學以及結構超潤滑等。由此，也開啟了轉角電子學的時代。
  • 進展 | 釐米級疊層MoS2的精準轉角調控
    由於二維材料層間弱的範德華力相互作用，可以按需將任意的二維材料堆疊在一起，組合成範德華雙層及多層人工材料，從而實現對其物理性能的調製。利用轉角自由度調控，會在人工疊層材料中引發多種有趣的物理行為，例如非常規超導電性、摩爾激子、隧穿電導、非線性光學以及結構超潤滑等。由此，也開啟了轉角電子學的時代。
  • 《Acta Mater》「編碼」累積疊軋製備多級特徵結構納米疊層材料​
    科研人員採用了一種改進的累積疊軋焊接技術(coded-ARB)，通過「編碼」二元組分的尺度分布，製備出一種具有多級特徵結構並滿足上述性能要求的鈮基納米疊層材料。其中，高密度的納米級銅層抑制位錯運動，通過防止裂紋在鈮基體層間的拓展，進而提高納米疊層材料的強度和韌性，並增強了納米級鈮層的抗氧化能力。同時控制加工過程中材料內部應力場的變化構建出不同的界面類型，即通過不斷累積的失配位錯與界面發生相互作用，利用「位錯泵」效應加速銅與鈮原子之間的固溶，形成化學混合區域。並隨著塑性應變的積累，晶格缺陷密度的增大，界面演變為具有三維尺度的非晶無序結構。
  • EDA365:先進IC封裝,你需要知道的幾大技術
    先進集成電路封裝技術是「超越摩爾定律」上突出的技術亮點。在每個節點上，晶片微縮將變得越來越困難，越來越昂貴，工程師們正在把多個晶片放入先進的封裝中，作為晶片縮放的替代方案。 然而，雖然先進的集成電路封裝正在迅速發展，設計工程師和工程管理人員必須跟上這一關鍵技術的步伐。
  • 打造光伏產業技術新高地 第二屆全球鈣鈦礦與疊層電池產業化論壇在...
    近日，第二屆全球鈣鈦礦與疊層電池產業化論壇在秀洲召開。鈣鈦礦研究機構、電池與組件製造商、關鍵裝備及配套材料供應商、第三方檢測認證機構等200餘名企業代表及專家齊聚秀洲，全方位探討鈣鈦礦與疊層技術在光伏產業新一輪變革中所面臨的新機遇和新挑戰。
  • 【朗迅課堂】晶圓級封裝技術
    在此實例中，器件表面使用了兩層介質層，中間夾有的一層再分布金屬化層用於改變I／O的分布。在這工序之後，電鍍上焊球凸點，於是晶片就變成了WLP產品。將引線鍵合焊盤設計再分布成焊球陣列焊盤的缺點是：生產的WLP產品在器件設計、結構或製造成本方面不可能是最佳。但是，一旦證明其技術上可行，那麼就可對這種電路重新設計，於是就可以消除外加再分布。這種情況已成共識。
  • 我國科學家在鈣鈦礦疊層太陽電池研究中獲進展
    李輝等對鈣鈦礦疊層太陽電池的最新進展、關鍵材料、製備技術、器件穩定性、器件成本、環境影響以及產業化等一系列急需解決的問題進行深入分析和系統總結。鈣鈦礦疊層太陽電池器件結構示意圖 鈣鈦礦疊層太陽電池具有轉化效率高、製備成本低、製備溫度低、帶隙可調
  • 南京大學譚海仁教授團隊：創造疊層太陽能電池效率新記錄
    南京大學現代工程與應用科學學院譚海仁教授課題組在大面積全鈣鈦礦疊層太陽能電池上獲得新突破，經日本電氣安全和環境技術實驗室（JET）權威認證，穩態光電轉換效率高達24.2%，首次將全鈣鈦礦疊層電池寫進太陽能效率世界記錄表《Solar cell efficiency tables》，為目前大面積
  • 晶片封裝設計:用於異構集成的重新分發層
    在堆積層的頂部，縮小金屬線的寬度和間距的尺寸，並減小焊盤的尺寸和間距。A1：IBM的SLC技術。25年前，日本IBM在Yasu的Yasu發明了表面層流電路（SLC，surface laminar circuit）技術（圖1）。SLC構成了當今非常流行的低成本有機封裝襯底的基礎，其堆積層通過微孔垂直連接，以支持諸如倒裝晶片之類的異構集成。
  • 全聚合物非富勒烯疊層太陽能電池
    通過對器件的外量子效率和活性層的吸收進行表徵，我們發現基於PBFSF/N2200的器件在600-800 nm有較強的光響應，而在紫外和可見光區域的吸收和光譜響應卻很低，這些結果表明PBFSF/N2200是一種理想的用於疊層器件後置子電池的活性層材料。
  • TSV-CIS 封裝技術綜述
    未來幾年，隨著CIS 技術的發展，CCD 技術在市場中所佔比重將日益下降。 TSV 技術是通過晶片和晶片之間製作垂直導通，實現晶片之間互聯的最新技術。基於 TSV 技術的三維方向堆疊的集成電路封裝技術(3D IC)是目前較新的封裝技術，它具有最小的尺寸和質量，有效的降低寄生效應，改善晶片速度和降低功耗等特點。
  • 晶片設計從工藝到封裝技術的巨變
    其封裝過程包括將單個晶片安裝在稱為重分布層（RDL）的中間層基板上，該層提供晶片之間的互連以及與I/O焊盤的連接，所有這些晶片都封裝在一個模壓成型中。   所謂扇出封裝，是將連接件扇出到晶片表面，以便實現更多外部I/O，使用環氧模壓化合物完全嵌入片芯（die），因此不需要晶圓植球、熔劑、倒裝晶片組裝、清洗、底填料注入和固化等工藝流程。這反過來又消除了中間層，並使異構集成的實現更加簡單。
  • 【技術】一文了解TSV封裝技術
    Silicon Via, TSV）技術是一項高密度封裝技術，正在逐漸取代目前工藝比較成熟的引線鍵合技術，被認為是第四代封裝技術。TSV技術通過銅、鎢、多晶矽等導電物質的填充，實現矽通孔的垂直電氣互連。矽通孔技術可以通過垂直互連減小互聯長度，減小信號延遲，降低電容/電感，實現晶片間的低功耗，高速通訊，增加寬帶和實現器件集成的小型化。