佚名 發表於 2016-05-11 09:24:36
「不必擔心『摩爾定律』（Moore’s law）走到盡頭，因為在整個半導體發展藍圖上還有許多好辦法。」被譽為「FinFET教父」的中研院院士胡正明在日前於美國舉行的「新思科技產品使用者研討會」（Synopsys Users Group；SNUG）上指出，新的電晶體概念能夠為晶片產業點燃持續發展數十年的動力。
在新思科技執行長發表同樣樂觀的看法後，胡正明也引用軟體設計工具進展，分享了他的想法。
他對現場的數百名晶片設計人員表示，「我說半導體產業將再持續發展100年時可是認真的，一部份的原因在於目前沒有其他替代方案，而且這個世界也需要我們。」
「所有的人都知道但卻不願意說出口的是，電晶體尺寸微縮是一場終將邁向盡頭的競賽，而我們正朝著終點衝刺，」但是，胡正明指出，這並不表示半導體產業和以其為基礎的高科技領域也將劃下句點。
圖1：胡正明認為像FinFET和FD-SOI等薄膜電晶體還有很長遠的未來。 （來源：Synopsys）
負電容電晶體（NC-FET）是來自加州大學柏克萊分校（UC Berkeley）實驗室最新也最重要的概念之一。在該校擔任教授的胡正明與同事們展示以氧化鉿鋯和創新5nm鐵電層製作的30nm NC-FET研究成果。胡正明解釋，「基本上是將一個電壓放大器嵌入電介質……其想法在於以更低的Vdd獲得相同的性能。」
這種設計可以協助工程師將Vdd電壓降低到0.3V以下，從而克服多方面的極限，為新元件未來數十年的發展鋪路。
「NC-FET一直不被看好，因為我們一直是以「小本經營」的方式進行開發，但現在我們認為它很有前途，因而正積極尋求支持。」胡正明表示，「對於自旋電子領域的投資比NC-FET更多幾十倍， 我認為我們是這個產業中唯一在研究NC-FET的團隊。」
最近，柏克萊分校成立了一座新的研究中心專注於研發NC-FET。英特爾（Intel）和臺積電（TSMC）都參加了，也分別投資了14萬美元。「如果我們能吸引更多成員，就能實現偉大的成果，目前的規模仍小於一般的政府合約。」
此外，包括Globalfoundries、三星（Samsung）、Synopsys和臺積電等公司都加入了柏克萊元件建模中心，該中心創建的BSIM模型可以為軟體設計工具解讀晶圓廠的實體資料。
「我們正為免授權的新元件準備精簡模型，不過沒有什麼東西是真正免費的。」他指出，FinFET模型就讓至少12位研究人員花了11年的時間。
圖2：NC-FET在傳統電晶體上增加了創新的鐵電層
與NC-FET並駕齊驅的是，研究人員正使用十多種備選材料層來開發2D半導體，這些材料層能以分子或原子厚度進行沈積。胡正明透露，「其中一種材料層可以製造出完美的晶體，最終成為理想的薄體材料，讓我們無需擔心量子效應。」
「2D半導體著實令人振奮，因為不管是用於記憶體還是邏輯單晶片多層整合……以氧化物分隔的電路層……使用像鉬原子等原子自組裝……這真的令人相當興奮，可說是讓我們得以繼續進行研究的理想介面。」
胡正明並展示了在於去年12月首次提出的2D NMOS和PMOS元件成果，這些元件被沈積於單矽層上，「並自行堆疊。」這種技術可使電晶體尺寸縮小45%。
圖3：僅以一個分子或原子厚的分層即可搭建2D半導體元件
這種新設計基本上是目前FinFET和完全耗盡型絕緣矽（FD-SOI）製程中使用的各種薄體元件變異。他預測這些使用各種新材料的設計將具有很長的壽命。
鰭高電晶體由於具有性能方面的優勢，可望繼續流行。未來的製程將混合不同高度的鰭片，以便針對特定用途最佳化製程，胡正明指出，「我可以預見薄體設計將一直延用到微影技術。」
當今的FinFET和FD-SOI結構「可以一直發展到全包覆式電晶體（GAA）或柱或導線，取決於哪一種製造起來最經濟實惠……一切都和成本與性能密不可分。」
胡正明對於穿隧電晶體和自旋電子的看法就沒那麼樂觀。穿隧電晶體的導通電流較當今元件的更低，使其僅適用於物聯網節點。
自旋電子必須使用全新的邏輯工具組，因而並不實用。他指出，「我們的設計基礎設施非常昂貴……真的難以用於導入一種使用完全不同概念的電晶體。」
圖4：de Geus表示，在產業成熟期之後將迎來第二春。
現在正是晶片設計業的艱難時期。隨著半導體公司持續整並以因應不斷攀升的晶片製造成本，新的設計案和EDA工具銷售情況都「很平淡」，Synopsys執行長Aart de Geus引用資料指出，晶片業營收的複合年成長率（CAGR）為4.4%，而「去年和今年的成長率更趨近於零。」
儘管如此，就像胡正明一樣，de Geus在大會開幕時對於該公司在EDA方面的進展仍顯得樂觀。
de Geus表示：「我瞭解這個產業正承受經濟的壓力和變化，但我們正處於再次改變世界的浪潮中……讓每樣事物實現智慧化的機會十分巨大，並將徹底改變這個世界。」。
de Geus並打趣地說，IoT正象徵『無限樂觀思維』（Immensely Optimistic Thinking），因為，「它雖不足以驅動半導體量，但十分適於將我們與真實世界的實體特性連接在一起。無論如何，如果我們能將性能功耗比再提高10至100倍，那麼IoT將出現令人意料不到的爆炸式成長。」
儘管FinFET還有諸多早期的問題，但Synopsys已經以14/16nm製程投片超過50種測試晶片了。例如，瑞薩電子（Renesas Electronics）有一款高階車載資訊娛樂SoC就在臺積電16FF+製程中導入Synopsys的完整工具流程。
de Geus並引用一些其它進展：
今年夏天推出的測試演算法將加快運作時間，並減少25%的測試向量
一款14nm的網路SoC使用IC Compiler II使導線長度縮短了17%
一款7nm測試晶片以ICC II在1%的PTSI內完成了99%的端點布線
使用Prime Time系統，讓包含5，000萬個實例和20個場景的設計在8小時內完成ECO收斂
一款名為Cheetah的最新驗證演算法可自動適應處理器上的CPU和GPU核心，使RTL級的工作速度快上5倍。De Geus還介紹了Synopsys透過收購包括Coverity等公司，建立了日益 成長中的安全業務。
「對於我們來說，這已經是一個1億美元的業務了，因此，它不再只是業餘愛好，而是一個極其關鍵的方向，」De Geus表示，「每個物聯網裝置相當於銀行中的一扇窗戶……事實上，世界上的所有軟體中都有這樣的窗子。」De Geus指出。
（參考原文：FinFET『s Father Forecasts Future，by Rick Merritt）
打開APP閱讀更多精彩內容聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴