LDO基礎1-理解壓降的本質

簡介

電源管理是電子系統中的的一個基本模塊。智慧型手機、電腦和我們所熟知的絕大多數電子產品都需要這個模塊去實現本身的功能。隨著人們對電子產品便攜性的追求，計算能力的增 長，以及傳感器的多樣化，電源管理設計有了更高的要求。

為了滿足新的電源設計上的更高的要求，我們不能以為只要有了一個性能良好的電壓軌，就不需要考慮其他部分的電源設計。我們在電源設計中最應該考慮哪些問題？為一個已知的負載供電時，電源的哪個參數至關重要？如何通過已知信息推斷電源在各種不同條件下的性能？本系列文章將幫您解決上述問題。

使用低壓降穩壓器 (LDO) 是在維持小的輸出輸入電壓差的情況下，把一個較高電壓輸入，轉換為一個略低的穩定輸出電壓的常見方法。在大多數情況下，LDO 都易於設計和使用。然而，目前的主流應用通常包括多個模擬和數字系統，我們將根據這些系統的本身特性以及工作條件來選擇最適合這個應用的 LDO。

壓降的含義

從根本上講，壓降描述的是正常穩壓所需的 VIN 和 VOUT 之間的最小差值。但是考慮到各種因素之後，它會迅速發生細微的變化。壓降對於實現高效運行及生成餘量有限的電壓軌至關重要，下文將對此進行詳細介紹。

什麼是壓降？

壓降電壓 VDO 是指為實現正常穩壓，輸入電壓 VIN 必須高出所需輸出電壓 VOUT(nom) 的最小壓差。請參見公式 1：

如果 VIN 低於此值，線性穩壓器將以壓降狀態工作，不再調節所需的輸出電壓。在這種情況下，輸出電壓 VOUT(dropout)將等於 VIN 減去壓降電壓的值（公式 2）：

以調節後電壓為 3.3V 的 TPS799 等 LDO 為例：當輸出200mA 電流時，TPS799 的最大壓降電壓指定為 175mV。只要輸入電壓為 3.475V 或更高，就不會影響調節過程。但是，輸入電壓降至 3.375V 將導致 LDO 以壓降狀態工作並停止調節，如圖 1 所示。

雖然應將輸出電壓調節為 3.3V，但 TPS799 沒有保持穩壓所需的餘量電壓。因此，輸出電壓將開始跟隨輸入電壓變化。

決定壓降的因素是什麼？

為說明原因，讓我們來了解一下 P 溝道金屬氧化物半導體(PMOS) 和 N 溝道 MOS (NMOS) LDO，並對比其工作情況。

PMOS LDO

圖 2 所示為 PMOS LDO 架構。為調節所需的輸出電壓，反饋迴路將控制漏-源極電阻 RDS。隨著 VIN 逐漸接近 VOUT(nom)，誤差放大器將驅動柵-源極電壓 VGS 負向增大，以減小 RDS，從而保持穩壓。

但是，在特定的點，誤差放大器輸出將在接地端達到飽和狀態，無法驅動 VGS 進一步負向增大。

RDS 已達到其最小值。將此 RDS 值與輸出電流 IOUT 相乘，將得到壓降電壓。

請記住，隨著 VGS 負向增大，能達到的 RDS 值越低。通過提升輸入電壓，可以使 VGS 值負向增大。因此，PMOS 架構在較高的輸出電壓下具有較低的壓降。圖 3 展示了此特性。

如圖 3 所示，TPS799 的壓降電壓隨輸入電壓（也適用於輸出電壓）增大而降低。這是因為隨著輸入電壓升高 VGS 會負向增大。

NMOS LDO

NMOS 架構如圖 4 所示，反饋迴路仍然控制 RDS。但是，隨著VIN 接近 VOUT(nom)，誤差放大器將增大 VGS 以降低 RDS，從而保持穩壓。

在特定的點，VGS 無法再升高，因為誤差放大器輸出在電源電壓 VIN 下將達到飽和狀態。達到此狀態時，RDS 處於最小值。將此值與輸出電流 IOUT 相乘，會獲得壓降電壓。不過這也會產生問題，因為誤差放大器輸出在 VIN 處達到飽和狀態，隨著 VIN 接近 VOUT(nom)，VGS 也會降低。這有助於防止出現超低壓降。

偏置 LDO

很多 NMOS LDO 都採用輔助電壓軌，即偏置電壓 VBIAS，如圖5 所示。

此電壓軌用作誤差放大器的正電源軌，並支持其輸出一直擺動到高於 VIN 的 VBIAS。這種配置能夠使 LDO 保持較高 VGS，從而在低輸出電壓下達到超低壓降。

有時並未提供輔助電壓軌，但仍然需要在較低的輸出電壓下達到低壓降。在這種情況下，可以用內部電荷泵代替 VBIAS，如圖 6 所示。

電荷泵將提升 VIN，以便誤差放大器在缺少外部 VBIAS 電壓軌的情況下仍可以生成更大的 VGS 值。

其他因素

除了架構之外，壓降還會受到其他一些因素的影響，如表 1所示。

很顯然，壓降並不是一個靜態值。雖然這些因素會提高選擇LDO 的複雜程度，但同時，還能幫助您根據特定的條件選擇最適合的 LDO。