深度解讀基於ATE的IC測試技術

打開APP

深度解讀基於ATE的IC測試技術

發表於 2017-10-27 15:48:12

　　隨著科學技術的發展，IC產業得到了快速的提升，IC的製造複雜度也變得更加嚴格。IC測試也面臨了很多的挑戰，最為典型的就是測試的精確度及穩定性。尤其在量產ATE測試時表現更為嚴重，那我們如何去避免由於測試不穩定而導致反覆重測而浪費大量測試時間呢？

     本文就IC測試的基本參數：電壓、電流、時間、THD等的測試進行深入分析，並舉以實例來說明如何解決此類問題，以供廣大測試工程師參考。

　電壓測試問題

　　在IC的測試中，電壓的測試是所有測試參數中最為常見的一種參數，尤其是模擬晶片的測試，電壓測試更顯常見及重要，如：LDO、LED驅動、音頻功放、運放、馬達驅動等很多類型的模擬晶片都含有電壓參數的測試，而且都是其主要性能參數。另外，也有很多其他的參數都是通過電壓的測量來間接得到的，如增益（Gain）、電源電壓抑制比（PSRR）、共模抑制比（CMRR）等。工程師們在調試中也經常會遇到電壓測的不精確或者不穩定的現象，對於測試不精確的問題，目前主要採用correlation的辦法，來調整測試的誤差，但這種方法對於線性的晶片尚可使用，但對於非線性的晶片卻無用武之地。針對測試不穩定的問題，大多採用多次測量取平均值的辦法來解決，但這種辦法也是治標不治本，同樣會給產品的質量帶來隱患。那麼如何解決電壓測試的這些問題呢？以下將具體分析產生這些現象的具體原因，並針對這些原因闡述一些解決辦法。

　　晶片工作狀態未完全建立或有震蕩

　　一般在開發測試程序之前必須了解所測試的晶片的功能及性能參數，這樣在開發及調試程序時才能心中有數，比如測試LDO的輸出電壓參數，你必須清楚：在當前的輸入及輸出濾波電容之下，它的輸入電壓加上之後，輸出電壓需要多長時間才能達到穩定，而你在程序中設定的等待時間必須大於這個穩定時間，這樣才能做到測試的準確且穩定。當然LDO的輸出穩定時間一般都在微秒級（幾十到上百微秒），所以調試時不太會遇到此類問題，但有的時候我們需要測試晶片內部的基準電壓，但又沒有辦法直接進行測試，只能通過其他的引腳間接測試，如圖1為LED驅動晶片的部分線路圖，

　　

　　圖1

　　我們要測試晶片內部Vref的電壓，但又沒有直接的引腳出來，所以只能通過測試VO端的電壓進行間接測試，但是需要注意的是：如果VO端懸空，沒有任何電流流出，那麼它上面的MOS管則不能正常導通工作，EA1的反饋迴路也不能正常建立，而導致VO端的電壓也不確定，此時測試的VO電壓將不能代表Vref的電壓。所以在測試時，我們必須給VO一定的負載讓MOS管及EA1能夠正常工作，這樣才能正確測試Vref的電壓。

　　晶片工作狀態的建立，有時需要比較長的時間，如圖2為一音頻功放（LM4990）的功能框圖及典型應用線路圖，

　　

　　圖2

　　我們在ATE測試時會測試一些靜態直流參數，如bypass、Vo1、Vo2端電壓值，當你仔細研讀此晶片的手冊，你會發現在電源電壓為5V、Cbypass為1Uf時（注意不同的電源電壓及Cbypass電容，其穩定時間也是不同的），bypass端的電壓需要至少100ms才能達到穩定，而Vo1、Vo2端的電壓又受bypass端電壓的影響，所以要想穩定且準確的測試這些直流參數，必須要在晶片上電之後等待100ms以上再進行測試（必須考慮不同批次晶片間的差異，所以在實際測試中的等待時間可在120ms左右），但對於量產測試，測試時間的長短將直接影響到測試效率及測試費用，我們必須縮短測試時間！那麼如何來解決這個問題呢，一般我們可以採用如下兩種辦法：

　　第一，可以減小Cbypass的電容，這樣同樣的充電電流及電壓，充電時間會隨著電容的減小而減少，可以使用0.1uF或者更小的電容來替代，此時有些讀者可能會說：這樣做肯定會影響到後面的交流參數（如THD）的測試，沒錯！肯定會有影響！那麼又如何來解決呢？其實很簡單，也可以有兩種解決方案：

　　1、通過測試評估，適當調整在0.1uF時的交流參數的測試規範，當測試要求不高時可採用此方案；

　　2、通過外加繼電器來選擇測試直流及交流參數時的電容值，但是繼電器的連接方式也是很有講究的，不然也會對交流參數有影響，這在後面的段落中再詳細闡述。

　　第二，可以採用預充電的方式對Cbypass進行提前大電流充電，如果bypass端在電源電壓為5V時正常情況下是2.5V左右，我們可以預充電到2.3V，這樣同樣可以節省很多時間，但這種解決辦法必須注意一個問題就是：不要在充電的同時給bypass端帶來額外的幹擾，而導致晶片不能正常工作。

　　

　　圖3

　　震蕩在晶片調試時也是比較常見的現象，由此給晶片測試也帶來諸多問題，引起震蕩的原因有很多：輸出容性負載的大小、阻抗不匹配、不當的反饋迴路等，如圖3為一款LDO（TL431）晶片手冊中的一幅電性能特性曲線及測試圖，圖中明顯規定了輸出容性負載CL的大小範圍，但是我們在實際調試中可能沒有注意到這一點，如果選用的輸出電容不是在晶片穩定所需要的容值範圍之內，那麼輸出就會產生震蕩，導致輸出測試不準且不穩定。所以在此再次提醒大家：在調試之前務必將晶片性能做到比較詳細的了解，以免在後期的調試中浪費大量的時間。

　　另外震蕩不光是在晶片正常工作時發生，在靜態時也有可能發生。尤其當你測試放大倍數比較高的運放時，此時的輸入引腳要特別注意，必要時要進行隔離，以免引入不必要的噪聲而導致輸出產生震蕩。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴