摘要 基於Good—Thomas映射算法和ISE快速傅立葉變換IP核，設計了一種易於FPGA實現的24點離散傅立葉變換，所設計的24點DFT模塊採用流水線結構，主要由3個8點FFT模塊和1個3點DFT模塊級聯而成，並且兩級運算之間不需要旋轉因子，整個DFT模塊僅僅需要14個實數乘法器，布局布線後仿真工作時鐘頻率可達200 MHz。首先根據Good—Thomas算法將並行的24路輸入信號分成3組，每組8路信號，並進行並／串轉換，得到3路串行信號；其次，將3路串行信號分別輸入至3個FFT IP核模塊進行8點FFT運算；然後，將上述3個FFT IP核模塊同一時刻輸出的3路信號進行3點DFT變換；最後，將得到的3路並行輸出信號分別進行串／並轉換，得到24路DFT輸出信號。此外，設計的24點DFT結構還具有很好的擴展性，通過修改FFT IP核變換點數參數便可實現長度N=3×2n點DFT。
關鍵詞 24點DFT；FPGA；Good—Thomas映射算法；FFT IP核
由於具有高集成度、高速、可編程等優點，現場可編程門陣列(Field Programmable Gate Array，FPGA)已經廣泛用於多種高速信號實時處理領域中。離散傅立葉變換(Discrete Fourier Transform，DFT)，尤其對應的快速傅立葉變換(Fast Fourier Transform，FFT)，是數位訊號處理中的一種基本變換。基於FPGA的FFT設計和實現是眾多應用中的一個重要環節，是眾多FPGA晶片廠商和研究工作者一直致力研究的內容。
目前，Altera和Xilinx公司都提供了可塑性很強的FFT IP核，只要改動相應的參數設置，就可以應用於不同產品中。國內不少大學及研究所也已經採用FPGA晶片設計開發具有自主智慧財產權的FFT。然而，目前絕大多數基於FPGA的FFT主要採用Cooley—Tukey映射算法實現基2和基4結構的點FFT。這在實際應用中存在以下問題：1)某些場合中所採用的DFT變換點數不一定滿足，例如24點、48點等DFT無法採用上述FFT結構實現；2)採用Cooley—Tukey映射算法將高點數的DFT分解成若干個低點數DFT過程中，採用多級流水線結構實現FFT，但每一級輸出結果需要乘以相應旋轉因子後再進入下一級運算，從而增加了複數乘法器資源的使用。
以Xilinx公司Virtex IV晶片為硬體平臺，結合Xilinx公司ISE10．1軟體提供的FFT IP核，提出一種適合FPGA實現的基於Good-Thomas算法的24點DFT結構。相對於已有的FFT結構，設計的DFT結構不僅能夠充分利用FFT IP核優良特性，還能大大節約複數乘法器資源的使用。同時，該結構還能擴展至變換長度N滿足N=3×2n的DFT。
1 24點DFT實現原理
1．1 Good—Thomas映射算法
基於Cooley—Tukey映射算法和Good-Thomas映射算法的FFT均可以將長度為N=N1N2的DFT分解成N2個N1點DFT和N1個N2點DFT級聯的形式。尤其基於Cooley—Tukey映射的FFT是最為通用的FFT算法，能夠適應於任意N1和N2長度下的DFT。相對基於Cooley-Tukey映射的FFT，基於Good —Thomas映射的FFT只能適應於N1和N2互質情況下的DFT，但N1點DFT與N2點DFT之間的中間結果不需要採用旋轉因子進行調製，從而能夠大幅節約複數乘法器的使用。
假設輸入序列x(n)長度為N=N1N2，其中N1和N2互質，則基於Good—Thomas映射的FFT實現步驟如下：
從以上步驟可以看出，基於Good—Thomas映射的FFT，雖然與基於Cooley—Tukey映射的FFT實現原理相似，但輸入／輸出索引映射不同，而且沒有旋轉因子。