盤點振蕩器生成精確時鐘源的幾種設計方案

2020-12-08 電子產品世界

  數字邏輯已經成為當今所有電子電路的核心,無論是FPGA、微控制器、微處理器還是分立邏輯。數字系統採用必須互連在一起以執行所需功能的眾多組件。確保此類數字系統正常運行的要素是實現所有數字組件之間通信以及在其之間建立同步的時鐘信號。因此,我們始終需要一種源頭來生成這種時鐘信號。

本文引用地址:http://www.eepw.com.cn/article/248604.htm

  信號源採用振蕩器的形式。雖然當今大多數微控制器具有集成RC振蕩器,但是這種內部RC振蕩器生成的時鐘質量往往不足以支持與系統中其它模塊通信所需要的精度。因此,需要採用能夠為整個系統提供時鐘信號並且滿足對精度、信號完整性與穩定性等一切要求的外部振蕩器。

  本文主要介紹在各種溫度和時間下生成精確時鐘的振蕩器的不同方面。所涵蓋的主題包括:

  振蕩器 - 振蕩的基本標準

  ● 石英晶體振蕩器

  ● Q因子及其重要性

  ● 不同類型的晶體振蕩器

  本文後續部分將包含設計並且提供有關以下方面的詳細說明:

  ● 皮爾斯晶體振蕩器(XO)

  ● 電壓控制振蕩器(VCXO)

  ● 溫度控制振蕩器(TCXO)

  ● 恆溫振蕩器(OCXO)

  ● 負電阻的重要性

  什麼是振蕩器?

  在電子學中,任何無需輸入即可生成重複信號的電路都可以稱為振蕩器。簡而言之,振蕩器把DC能量轉換成預期頻率的AC能量。振蕩頻率取決於設計振蕩器時所採用的元件的常數。振蕩器電路一般採用具有正反饋的放大器;為了維持振蕩,電路必須遵守巴克豪森標準;也就是說,閉環振蕩系統的增益必須是整數,而圍繞環路的相移必須為2nπ,其中『n』可以是任何整數,如圖1所示。

  

 

  圖1:閉環振蕩系統

  在最初激勵時,電路中的唯一信號是噪聲。由於正反饋機制,符合振蕩頻率與相位條件的噪聲分量會在系統中傳播並且幅度不斷增大。信號幅度不斷增大,直到受到有源元件自身內部特性或者外部自動增益控制(AGC)單元的限制。建立振蕩所需時間取決於多種因素,如:噪聲信號的幅度與環路的增益等等。

  有各種振蕩器可以用於建立振蕩,如:RC振蕩器、LC振蕩器與石英振蕩器。但是,就一定溫度與時間範圍內的精度與準確度而言,石英振蕩器是首選,因為其具有高Q(104 ~106範圍內,相比之下LC為102,後文詳述),這有助於在溫度與時間範圍內達到更高的穩定性。

  石英振蕩器

  石英晶體振蕩器的最大賣點是能夠在各種負載與溫度條件下產生恆定頻率。在石英晶體振蕩器中,當把電壓源施加到晶體,其會產生機械攝動,進而產生特定頻率(又稱為共振頻率)的電壓信號。所產生的頻率取決於晶體的形狀與大小,因此晶體在切割之後就不能再用於任何其它頻率。晶體越薄,則共振頻率越高。

  晶振的等效電路:

  石英晶體可以建模為如圖2所示的LCR電路。

  

 

  圖2:晶振的等效電路

  其中,Lm、Cm與Rm分別是晶振的動生電感、動生電容與動生電阻,而Cs是晶振的電氣連接形成的分流電容。石英振蕩器以兩個共振頻率運行:Ls與Cs的串聯共振形成的串聯共振頻率(fs)、Ls的並聯共振以及Cs與Cp串聯組合形成的並聯共振頻率(fp)。並聯共振頻率又稱為操作基頻。

  

 

  圖3:共振器電抗與頻率

  圖3說明晶振的電抗與頻率曲線。在遠離fp的頻率時,晶振顯示出電容性。在fs與fp之間的區域,其顯示出電感性。fs與fp之間的區域是晶振的正常操作範圍。


相關焦點

  • 時鐘振蕩器的原理與作用詳解
    振蕩器簡單地說就是一個頻率源,一般用在鎖相環中。詳細說就是一個不需要外信號激勵、自身就可以將直流電能轉化為交流電能的裝置。一般分為正反饋和負阻型兩種。所謂「振蕩」,其涵義就暗指交流,振蕩器包含了一個從不振蕩到振蕩的過程和功能。能夠完成從直流電能到交流電能的轉化,這樣的裝置就可以稱為「振蕩器」。
  • 時鐘晶體振蕩器作用是什麼 時鐘晶體振蕩器種類
    時鐘晶體振蕩器作用是什麼 時鐘晶體振蕩器種類 周碧俊 發表於 2018-08-07 11:51:32 晶振是石英振蕩器的簡稱,英文名為Crystal,它是時鐘電路中最重要的部件
  • 單片機裡的時鐘源有什麼不同
    打開APP 單片機裡的時鐘源有什麼不同 英銳恩 發表於 2020-06-29 14:33:32   振蕩器由晶振、電容、電阻組成
  • 硬體設計篇3:STM32MP1微處理器之時鐘篇
    ,在時鐘源選擇上具備很高的靈活性。 ●內部振蕩器: - 8-48MHz HSE(High Speed External高速外部時鐘,可接石英/陶瓷諧振器,或接外部時鐘源)。 - 32.768kHz LSE(Low Speed External低速外部時鐘,接頻率為32.768kHz的石英晶體)。
  • 基於壓控振蕩器(VCO)的高性能鎖相環(PLL)設
    PLL通常用在無線電接收機或發射機中,主要提供「本振」(LO)功能;也可用於時鐘信號分配和降噪,而且越來越多地用作高採樣速率模數(A/D)轉換的時鐘源。隨著集成電路加工中功能器件的尺寸縮小,器件電源電壓也呈下降趨勢,包括PLL和其它混合信號功能所用的電源。然而,PLL的關鍵元件——「壓控振蕩器」(VCO)的實用技術要求並未隨之大幅降低。
  • 淺析pMEMS振蕩器用於工業頻率控制的設計
    振蕩器評估板(圖3)幫助工程師開始新的設計,並快速了解怎樣利用這種新型器件實現最佳性能。 圖3:評估板幫助工程師利用4M系列pMEMS振蕩器進行設計 IDT還提供pMEMS時鐘發生器,例如CrystalFree?
  • LED可控恆流源驅動系統設計方案
    供電電源的穩定性主要取決於LED驅動電路設計,恆流源驅動是最佳的LED驅動方式,採用恆流源驅動,LED上流過的電流將不受電壓、環境溫度變化,以及LED參數離散性的影響,從而能保持電流恆定,充分發揮LED的各種優良特性。目前廣泛採用的恆流源有兩種形式:一種是線性電源改進型恆流源,另一種是開關電源式恆流源。
  • 單片機3種時鐘電路方案對比
    作為單片機研發設計的項目,它的最小電路工作系統包含電源電路、復位電路、時鐘頻率電路;其中電源電路與復位電路,相信工程師都非常容易理解與設計。然而時鐘頻率電路,由於不同的開發項目功能需求不一樣,設計的方案選擇也不盡相同,很難得到有效的統一設計。
  • 簡化汽車電子的時鐘樹設計
    kdEednc多年來,通信、運算、工業和消費類市場一直使用集成式矽基時鐘發生器解決方案,而非石英晶體和振蕩器,來滿足對精確參考時鐘時序的要求。為確保系統正常工作並將誤碼率降至最低,高精準度、低抖動的參考時鐘在高速設計中至關重要。隨著處理器速度和SerDes帶寬水平的提高,對參考時鐘的抖動要求也越來越難以滿足。
  • X光安檢機控制信號時鐘提取的設計與實現
    然而由控制臺傳送給安檢機的控制信號,因數據量較小,僅需低速通道進行傳輸即可,並且在安檢主設備端對於高速數據的處理是基於FPGA平臺實現的,若同時採用單片FPGA對接收控制信號進行處理,一方面可減少硬體電路的設計負擔,另一方面也降低了設備成本。
  • 單片機的時鐘與振蕩源
    幾種常見的時鐘電路1、外置晶振+內置振蕩器,這種電路的頻率誤差一般在百萬分之幾,適合於需要做實時時鐘或精準定時的系統。本文引用地址:http://www.eepw.com.cn/article/201611/316135.htm2、外置陶振+內置振蕩器,作為晶振的廉價替代品,這種電路的頻率誤差一般在1%左右,適合於一些要發求較低的場合。
  • 使用增強型主參考時鐘(ePRTC)標準,通過精確時間架構應對5G彈性挑戰
    增強型主參考時鐘(ePRTC)為行動網路運營商提供一種令人高枕無憂的解決方案:即保持功能,它擁有解決問題所需的精度、可靠性和性能。要成功部署ePRTC,需要充分了解構建可靠、彈性的精確時間架構所需的關鍵要素,包括最符合網絡運營商要求的時鐘和其他相關系統。
  • 10 GHz介質振蕩器的設計
    摘要:介紹了介質振蕩器的理論和設計方法,選擇並聯反饋式結構,設計了一個工作頻點為10GHz的介質振蕩器。為了提高振蕩器的輸出功率,同時改善相位噪聲,本文對傳統電路結構進行改進,採用了二級放大的方式,提高了有源網絡的增益,降低了介質諧振器與微帶線的耦合度,達到了預期目標。結果表明,本文的理論分析是正確的,設計方案是可行的。
  • msp430系統時鐘詳解
    SP430 系列單片機基礎時鐘主要是由低頻晶體振蕩器,高頻晶體振蕩器,數字控振蕩器(DCO),鎖頻環(FLL)及 FLL+等模塊構成。由於 430 系列單片機中的型號不同而時鐘模塊也將有所不同。雖然不同型號的單片機的時基模塊有所不同,但這些模塊生出來的結果是相同的。
  • 基於FPGA的QPSK信號源的設計與實現
    DDS技術從相位的概念出發進行頻率合成,它採用數字採樣存儲技術,可以產生點頻、線性調頻、ASK、PSK及FSK等各種形式的信號,其幅度和相位一致性好,具有電路控制簡單、相位精確、頻率解析度高、頻率切換速度快、輸出信號相位噪聲低、易於實現全數位化設計等突出優點。
  • MSP430 時鐘設置(一)
    2、在MSP430單片機內部一共有三個時鐘系統:  一個為ACLK,通常由LFXT1CLK作為時鐘源,可以通過軟體控制改時鐘的分頻係數樹;  一個為MCLK(Main CLK)一聽就知道是主時鐘單元,為系統內核提供時鐘,它可以通過軟體從三個時鐘源選擇;  還有一個為SMCLK,稱作輔助主時鐘
  • 基於單片機的正弦信號發生器的設計
    DDS以穩定度高的參考時鐘為參考源,通過精密的相位累加器和數位訊號處理,通過高速D/A變換器產生所需的數字波形(通常是正弦波形),這個數字波經過一個模擬濾波器後,得到最終的模擬信號波形。如圖2所示,通過高速DAC產生數字正弦數字波形,通過帶通濾波器後得到一個對應的模擬正弦波信號,最後該模擬正弦波與一門限進行比較得到方波時鐘信號。
  • GPS時鐘系統(GPS同步時鐘)技術方案
    在電力系統、CDMA2000、DVB、DMB等系統中,高精度的GPS時鐘系統(GPS同步時鐘本文引用地址:http://www.eepw.com.cn/article/197597.htm  那如何利用GPS OEM來進行二次開發,產生高精度時鐘發生器是一個研究的熱點問題。  如在DVB-T單頻網(SFN)中,對於時間同步的要求,同步精度達到幾十個ns,對於這樣高精度高穩定性的系統,如何進行商業級設計?
  • L波段頻率源設計
    本文利用頻率合成技術實現頻率倍頻,輸出L波段點頻源。 利用非線性電路產生高次諧波或者利用頻率控制電路都可以構成倍頻器。也可以由鎖相倍頻電路實現,該電路是一個閉環頻率反饋系統,它主要由鑑相器、環路濾波器、壓控振蕩器和累加計數器構成,本設計採用這種方案。
  • 電子時鐘設計
    :(1) 使用8051單片機片內定時器設計一個簡易時鐘。(2) 使用8位LED對測量結果進行顯示1)確定系統設計方案;2)進行系統的硬體設計;3)完成必要的參數計算與元器件選擇;4)完成應用程式設計;5)進行軟硬體調試;(3) 能通過鍵盤對對時鐘設計內容與設計要求進行實時調整。