解析ADSP-BF531的數字音頻選擇系統的應用

1 引言

本文引用地址：http://www.eepw.com.cn/article/149873.htm

隨著數字電路廣泛應用，廣播中的數字信號逐步取代傳統的模擬信號。隨著數字媒體技術的發展，存儲技術在數字媒體領域也得到了廣泛應用。特別是數位技術的迅猛變革，使存儲數字媒體的技術手段也發生很大變化。在媒體爆炸性增長的同時，廣電界十分關心數位技術的未來發展，同時也更加關心數字媒體資產的管理、使用和存儲。本系統設計採用ADSP-BF531和EMP7128實現了廣播常用的AES3數位訊號實時檢測和動態分配功能。

2 系統功能簡介

音頻數字選擇系統是由母板、控制板和分配板組成。AES3信號分為10組，每組3路信號是由機箱直接輸入母板，母板再將每組信號分別送入10塊分配板。分配板對輸入信號進行解析，再根據用戶的要求選擇符合要求的信號輸出，並顯示當前各路信號的質量。

音頻數字選擇系統原理：接收3路AES3廣播信號，A路為主路，無特殊情況時為輸出信號。若A路出現無信號或信號電平過低等情況，系統將自動切換至B路。若B路有問題，切換至C路。若3路輸入信號均有問題，則輸出應急信號。應急信號由上位機提供。

本系統是由音頻信號分配模塊、控制模塊、上位機組成，如圖1所示。

本系統同時輸入10組30路信號，分別由10塊分配板卡完成信號分選。1塊控制板卡控制10塊分配板卡，並檢測其狀態，實現各分配板卡與上位機通信。

3 AES3信號分析

AES3信號作為一種數字音頻基帶信號，可在一定程度上防範非法的插播。即使沒有配備AES3輸入口的發射設備，其模擬輸入口也往往是平衡式的，意在保障儘可能高的信號源質量，減輕傳輸中的幹擾。AES/EBU數字音頻接口標準採用一個雙相標識（Biphase mark）的調頻通道編碼調製串行數據，使之無直流（DC-Free）和自同步（Self-clocking）。調頻編碼中，每一個數據碼轉換為兩位通道碼，一位通道碼1引起傳輸信號的一次變化。未經加工的串行數據不能直接通過電纜傳輸，必須調製（編碼）使之成為一種含有與碼值無關的時鐘信號波形。AES3的幀格式如圖2所示。

4系統硬體設計

4.1分配板卡

分配板主要包括CS8420、MAX3095、ADSP-BF531以及CPLD等器件，CPLD（Complex Programmable Logic Device）複雜可編程邏輯器件，是從PAL和GAL器件發展出來的器件，相對而言規模大，結構複雜，屬於大規模集成電路範圍。是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是藉助集成開發軟體平臺，用原理圖、硬體描述語言等方法，生成相應的目標文件，通過下載電纜（在系統編程）將代碼傳送到目標晶片中，實現設計的數字系統。分配板卡信號電路連接如圖3所示。

輸入信號進入板卡後，首先進入數字音頻採樣率轉換器CS8420.CS8420不但町以在不影響信號流的情況下提取AES3信號，而且能夠改變信號採樣速率。CS8420需要由ADSP-BF531從SPI接口通過CPLD進行初始化，其片內有128個控制寄存器和數據寄存器，前14個為控制寄存器。CS8420必須在系統上電後初始化才能正常工作。CS8420內部寄存器時序有很大不同，如圖4所示，讀取CS8420寄存器時，1個SPI周期需接收16位數據即可讀取CS8420內部寄存器數據。完全與ADSP-BF531的SPI接口相匹配。在寫入CS8420寄存器時，1個SPI周期需接收24位數據才能寫入數據。而ADSP-BF531的SPI接口1個周期最多發送16位數據，因此對於CS8420的寫操作，ADSP-BF531必須發送兩次數據。CPLD修正其片選信號，才能完成寫操作。CS8420初始化後，開始對輸入信號解碼。可通過兩種方式輸出解碼信號，即SPI接口和同步串口輸出方式。SPI（Serial Peripheral Interface--串行外設接口）總線系統是一種同步串行外設接口，它可以使MCU與各種外圍設備以串行方式進行通信以交換信息。SPI有三個寄存器分別為：控制寄存器SPCR,狀態寄存器SPSR,數據寄存器SPDR.外圍設置FlashRAM、網絡控制器、LCD顯示驅動器、A/D轉換器和MCU等。SPI總線系統可直接與各個廠家生產的多種標準外圍器件直接接口，該接口一般使用4條線：串行時鐘線（SCLK）、主機輸入/從機輸出數據線MISO、主機輸出/從機輸入數據線MOSI和低電平有效的從機選擇線SS（有的SPI接口晶片帶有中斷信號線INT、有的SPI接口晶片沒有主機輸出/從機輸入數據線MOSI）。這裡採用後者輸出解碼信號，再輸入CPLD,並進入ADSP-BF531.由於存在3路輸入音頻信號，所以需要3片CS8420.這些CS8420分別將解碼信號送人CPLD,再由CPLD分時送入ADSP-BF531的SPORT埠。

系統的數據處理採用Blackfin531.Blackfin531處理器內核包含2個16位乘法器，2個40位的累加器，2個40位的ALU,4個視頻ALU和1個40位移位器。DSP內核時鐘（CCLK）和系統外設時鐘（SCLK）可由輸入時鐘（CLKIN）信號獲得。內核時鐘最高可達300 MHz,系統外設時鐘最高可達133 MHz,為了達到實時性，系統把內核時鐘倍頻至300 MHz.

系統中ADSP-BF531所使用資源包括2個定時器、UART、SPI埠、SPORT埠。系統初始化後，ADSP-BF531首先設置PLL,倍頻輸入時鐘。產生內核時鐘和系統外設時鐘。然後初始化內部總線、SPI埠、UART、SPORT埠、設置中斷。ADSP-BF531擁有16個功能強大的PF引腳，既可作為I/O引腳，也可作為中斷。由於系統涉及到控制信號，所以採用PF作為控制引腳。對CPLD中數據分時提取，控制信號分選。

ADSP-BF531需要完成以下功能：

（1）通過同步串口採集由CPLD輸出的音頻信號，並對其電平比較。由SPORT埠分時接收CPLD送來的3路信號的質量數據，並在定時器設置的時間內存儲最大值，即音頻信號的最大電平。

（2）由電平比較後的結果和各開關的狀態決定選擇相應的通道作為輸出，同時記錄狀態，並將其輸入CPLD.從CPLD讀取外部控制開關狀態。觸發定時器1,檢測存儲的最大電平是否達到外部開關標準，如果沒有達到，當前通道點亮報警燈，並通過UART向控制板發送報警信號。同時觸發定時器2,設置報警時間。如果在觸發定時器2之前，信號達到要求，則關閉報警燈，恢復報警前狀態；如果信號電平低於所需電平，根據控制開關，將輸出切換到另一路信號，同時點亮該路信號指示燈。

（3）通過UART與控制板通信，及時應答控制板查詢，上報當前狀態。為防止衝突，信號分配板只能應答控制板發送的信號，而不能向控制板發送數據。

系統採用AT49BV163作為ADSP-BF531的加載器件。該Flash具有1 M×16的內存空間，系統上電時為ADSP-BF531提供加載程序。

系統選取Alter公司的MAX7000S系列的EPM7128,實現音頻數據分時提取、信號、分選、讀取控制開關信息、控制指示燈。系統控制開關和指示燈的讀取、控制由ADSP-BF531的數據總線控制。由於MAX3095可同時將4路差分信號轉換成普通信號，因此，系統將3路輸入的音頻差分信號轉化成普通信號，再送入CPLD EPM7128.分配板卡由外部電源提供5 V直流電源，通過電源轉換器將5 V轉換成3.3 V和1.2 V電壓，分別為ADSP-BF531和Flash AT49BV163供電。

4.2控制板卡

控制板卡有1路音頻輸入，為應急信號。將應急信號輸出至各分配板卡。當分配板卡的3路信號均達不到要求時，輸出應急信號。控制板卡信號電路連接如圖5所示。

控制板卡除了監視應急音頻狀態，實現與上位機和各分配板卡的通信。音頻信號處理部分與分配板卡類似。因此採用ADSP-BF531的UART與上位機通信。UART:Universal Asynchronous Receiver/Transmitter,通用異步接收/發送裝置，UART是一個並行輸入成為串行輸出的晶片，通常集成在主板上，多數是16550AFN晶片。因為計算機內部採用並行數據，不能直接把數據發到Modem,必須經過UART整理才能進行異步傳輸，其過程為：CPU先把準備寫入串行設備的數據放到UART的寄存器（臨時內存塊）中，再通過FIFO（First Input First Output,先入先出隊列）傳送到串行設備，若是沒有FIFO,信息將變得雜亂無章，不可能傳送到Modem. 而用數據總線在CPLD中進行並口與串口轉換，實現與各分配板卡的通信。

CPLD實現控制板卡與分配板卡的通信。並口轉換串口時，每次通信ADSP-BF531向CPLD發送16位並行數據，低8位為串口數據，通過觸發器發送數據；高8位的低4位決定發送到具體的分配板，由此判斷選通信號，並按一定波特率將串口數據發送至相應通道。串口轉換並口時，首先模擬相應波特率時鐘，以此時鐘對引腳採樣，當檢測到串口起始位時，存儲採樣數據，將數據及通道狀態送人與ADSP-BF531並口相連的引腳。並對ADSP-BF531的PF相連的引腳置位，觸發ADSP-BF531中斷，讀取並口數據。

4.3DSP程序

ADSP-BF531程序初始化後，主程序隨時接收由SPORT埠送人的解碼音頻信號，並存儲最大電平值，同時打開UART中斷和、TIMER0中斷。在TIMER0中斷中（本系統初始化設置為10 ms），處理存儲數據並提取狀態，如不滿足要求則打開TIMER1中斷（本系統初始化設置為6 s），跳回主程序繼續檢測，如在相應TIMER1中斷時還不滿足要求，則進行切換。

各子程序模塊功能介紹：主程序模塊main（）初始化系統與各種接口，檢測記錄電平，監控狀態，等待中斷發生。Timer0中斷子程序模塊EX_INTERRUPT_HANDLER（Timer0_ISR）用於處理存儲數據並提取狀態功能。Timer1中斷子程序模塊EX_INTERRUPT_HANDLER（Timer1_ISR）完成在設定的延時中，檢測電平判斷是否切換功能。

5 結束語

本系統採用先進的音頻多速率轉換器CS8420以及高性能嵌入式處理器ADS-BF531,實現多路數字音頻信號的自動檢測和選取。本系統已在試用，結果表明，該系統分析準確，轉換速度快，工作穩定，適用於廣播發射臺。