基於FPGA的交流電測量儀的設計

2021-01-09 電子發燒友
基於FPGA的交流電測量儀的設計

秩名 發表於 2011-10-03 11:02:02

在電力調度自動化系統中,測量電壓和頻率是最重要的功能。如何快速、準確地採集顯得尤為重要。目前根據採集信號的不同,可分直流採樣和交流採樣兩種方式,直流採樣雖然設計簡單,但無法實現實時信號的採集;變送器的精度和穩定性對測量精度有很大影響,無法滿足電力系統實時性、可靠性的要求 。交流採樣法按照一定規律對被測信號的瞬時值進行實時採樣, 再按設計的算法進行數值處理, 從而獲得測量值。與直流採樣法相比更易獲得高精度、高穩定性的測量結果。由於FPGA運行速度快、內部程序並行運行,具有處理更複雜功能的能力,因此FPGA[1-3]和交流採樣相結合,可以滿足電力系統實時性、可靠性的要求。

  1 系統硬體電路組成

  以日常照明所用的交流電(電壓為220 V,頻率為50 Hz)為測量對象,測量系統的組成電路主要包含供電、互感變壓器(TV)、A/D轉換電路以及FPGA、顯示電路和報警電路。測量系統框圖如圖1所示。

 


  220 V交流電壓經過互感變壓器(TV)後的輸出電壓為-10 V~+10 V,滿足電壓晶片ADS7804輸入端的要求,通過ADS7804將輸入的模擬量轉換成數字量送到FPGA,得到量化電壓值。一方面在一個周期(0.02 s)內對電壓的採樣值採用計算均方根的方法計算出交流的有效值即電壓的大小;另一方面對量化的電壓值進行分析,計算出2個正弦波的時間,並算出頻率。通過顯示電路分別顯示電壓值和頻率值。如果電壓低於正常電壓的80%或達到正常電壓的120%,或者頻率低於49.00 Hz或高於51.00 Hz時,啟動報警電路。

  1.1 電壓互感器

  該儀表設計測量範圍為0~220 V 左右的交流電, 因此峰值電壓為220√2 V,即311 V,同時考慮電壓波動的影響以及ADS7804晶片的電壓範圍為-10 V~+10 V,選取TV 線圈的初級與次級比為40 :1 , 使其輸出電壓為-10 V~+10 V。

  1.2 ADS7804晶片

  ADS7804晶片是12位A/D轉換器,以其較高的性能價格比在儀器儀表中得到廣泛的應用。ADS7804晶片內部含有採樣保持、電壓基準和時鐘等電路,可極大簡化用戶的電路設計,減少硬體開銷,並可提高系統的穩定性。該A/D轉換器採用逐次逼近式工作原理,單通道輸入,模擬輸入電壓的範圍為±10 V,採樣速率為100 kHz,可以完全滿足電力系統中50 Hz交流電的採樣需要。

  ADS7804晶片的VIN(1腳)為輸入的模擬信號,輸入模擬量大小為-10 V~+10 V,6~18腳為輸入模擬信號轉換的數字量並行輸出口,用於將轉換的數字量輸出,CS(25腳)為片選信, R/C(24腳)為讀取結果/模數轉換控制信號,BUSY(26腳)用於指示轉換是否完成。讀取時首先將R/C腳電平變低;然後在CS腳輸人一個脈衝並在其下降沿啟動A/D轉換,此脈衝的寬度要求在40 ns之內;這時BUSY腳電平拉低表示正在進行轉換;在經過大約40 ns~6 μs以後,轉換完成,BUSY腳電平相應變高;再把R/C腳電平拉高,這樣,CS腳脈衝的下降沿即把轉換結果輸出到數據總線。

  ADS7804晶片將模擬電壓轉換為數字量,以二進位的補碼輸出。該晶片電壓解析度高達4.88 mV。

  1.3 FPGA晶片

  現場可編程門陣列(FPGA)作為專用集成電路(ASIC) 領域中的一種半定製電路而出現,是當今數字系統設計的主要硬體平臺,其主要特點就是完全由用戶通過軟體進行配置和編程,從而完成某種特定的功能。在修改和升級時,不需額外地改變PCB 電路板,只是在計算機上修改和更新程序,使硬體設計工作轉變為軟體開發工作,縮短了系統設計的周期,提高了實現的靈活性並降低了成本,因此得到廣泛的應用。

  本設計中FPGA主要負責控制A/D採樣晶片ADS7804,並讀取轉換後的數字碼,然後按交流採樣原理進行實時計算,分別算出交流電壓的有效值、交流電壓的頻率,驅動顯示電路將電壓和頻率顯示出來,當出現電壓偏離正常值20%,或者頻率低於49 Hz或高於51 Hz時進行報警,供主處理器進行故障判斷。

  本設計採用FPGA做處理器有以下優點:

  (1)由於FPGA並行處理的特點,可同時運算多路模擬量,即多路交流量對應的各個模塊可以同時採樣計算,所以計算速度上有了質的飛躍;

  (2)在FPGA 設計中,FPGA可以並行地處理採樣、計算、顯示、報警等模塊,大大提高了運行速度,並滿足電力系統實時性、可靠性的需要。

  1.4 LED顯示

  LED數碼顯示管有共陰極和共陽極兩種接線方法,本設計採用共陽極,低電平有效,其中abcdefg組成數碼管顯示,dp為小數點顯示。s1、s2、s3、s4、s5、s6、s7、s8分別為選擇端,當其為高電平時選擇相應的數碼管。本設計主要採用兩組顯示,其中s1、s2、s3、s4為第一組顯示,用於顯示電壓;s5、s6、s7、s8為第二組顯示,用於顯示頻率。例如要讓第一組第一個碼管顯示0時,其他數碼管燈滅,則abcdefg=0000001,dp為小數點位置0,s1=1,s2=0,s3=0,s4=0。

  2 系統軟體設計

  2.1 軟體設計流程

  由離散化公式可知, 根據一個周期內不同時刻的電壓採樣值及採樣點數可計算出電壓的有效值[5]。為了提高計算精度,本設計在一個周期內採樣128個點用於計算有效值。同時通過對128個採樣點進行分析計算出頻率。

  在實際設計時,FPGA晶振為40 MHz,用於準確定時,以確定每個採樣的間隔時間,從而準確地啟動A/D轉換,同時ADS7804晶片的轉換時間為10 μs左右,本採樣周期為156.25 μs,本設計完全滿足FPGA及時精確的採樣要求。

  本軟體設計主要包括一個定時器t1、兩個計數器c1和c2,定時器t1用於確定採樣時間,控制採樣;計數器c1用於確定一個交流電周期共採樣128次,利用交流電採樣原理公式計算交流電一個周期內電壓的有效值;計數器c2用於計算頻率。通過正弦的規律,計算出3次從正值到負值或者3次從負值到正值這段時間(即2個周期內)採樣點的個數,通過採樣點的間隔時間,得出2個周期的時間,從而計算出頻率的大小。總體軟體設計流程圖如圖2所示。

 

 

 


  2.2 計算有效值的軟體設計

  根據本文介紹的交流電採樣原理和有效值的計算方法,要計算交流電必須進行平方和開方的運算,由於FPGA沒有現成的開方運算方法,設計FPGA開方運算方法成為本設計的關鍵。

  常用的開方算法有牛頓—萊福森算法、逐次比較算法等。牛頓—萊福森算法比較複雜, 佔用資源比較多, 且迭代次數不確定, 不太適合FPGA運算。本設計採用逐次比較算法,充分發揮FPGA執行速度快的優點。逐次比較算法先將實驗值進行平方運算, 然後與輸入值相比較, 通過比較結果,修正實驗值, 從而得到輸出值。

  本設計開方算法流程如圖3所示。採用12位設計,由於正負的關係,計算時將負數求補轉換成正數,所以實際只有11位,需進行11次運算比較。

 

 


  首先,令n=1,A=S=10000000000也即將11位的最高位置1,其他位置0,然後將它賦給A、S,然後對A求平方後,把A賦給B。B和一個周期內128個採樣值的平方和的平均數C(平方和右移7位即可)比較大小。當C大於B時A=A+(S>>n),同時調整n的值,令n=n+1;若當C等於B時,則A即為所求的開方值,當C小於B時,A=[A-(S>>n-1)+(S>>n)],同時調整n的值,令n=n+1,開始下一次循環比較。直到最後一位比較完後,強行結束。例如:設C為49(二進位為110001),首先,將n=1,A=S=10000000000,對A平方並賦給B,C>n-1)+(S>>n))。此時A=01000000000,循環執行平方、比較後A=00100000000,繼續循環A=00100000000,直到第9次循環,平方、比較後,當C大於B時,A=A+(S>>n),A=00000000110,繼續循環;平方、比較後A=00000000111,繼續循環;平方、比較後A=00000000111。即得出平方根為00000000111。經過11次比較得出正確的結果。

  2.3 計算頻率的軟體設計

  頻率參數的實時測量一直是電力系統參數測量中的重點和難點。由於電力系統的頻率時刻都有微小的變化, 精確的測頻手段成為實時控制的重要組成部分。在實際應用中通常包括硬體測頻法和軟體測頻法兩種。本文軟體測頻主要採用基於電網電壓交流採樣技術, 通過相應的數值算法,經過計算機處理計算獲得頻率量的大小, 其算法相當豐富而且還在不斷發展。本設計中的控制器採用過零法進行軟體測頻。

  如圖4所示,當採樣值出現有負值到正值的變化,表示正弦值過了0點,為了排除幹擾和誤判,且隨後需出現3個正值則代表正弦值確實過了零點,進入正值區間,此時計數器開始對採樣個數數進行計數,經過一定的採樣值後,當採樣值第3次出現由負值到正值的變化,表示正弦值過了0點,且隨後需出現3個正值則代表正弦值確實過了0點,進入正值區間,此時停止計數器對採樣個數進行計數;或者當採樣值出現由正值到負值的變化,表示正弦值過了0點,為了排除幹擾和誤判,且隨後需出現3個負值則代表正弦值確實過了0點,進入負值區間,此時計數器開始對採樣個數進行計數,經過一定的採樣值後,當採樣值第3次出現正值到負值的變化,表示正弦值過了0點,且隨後需出現3個負值則代表正弦值確實過了0點,進入負值區間,此時停止計數器對採樣個數的計數。判斷出此時計數器的個數即為採樣個數,通過採樣的間隔時間t1,乘以計數器的個數c2,即1個周期的時間為t3=t1×c2。則頻率為f=1/(0.5×t3)。此設計2個周期採樣約256個點,頻率精度相當的高,可以滿足電力系統的需要。

 


  該系統是基於交流採樣設計的電力參數監測儀器,設計出基於FPGA的開方程序,通過對交流採樣值進行處理和計算,結合FPGA的高速運算、並行處理的能力,實現交流電壓有效值和頻率的實時計算。具有精度高、速度快、實時性好的特點,在電力系統中有極高的實用價值。


 

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 基於FPGA高精度浮點運算器的FFT設計與仿真
    摘要 基於IEEE浮點表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基於FPGA高精度浮點運算器的FFT的設計。利用VHDL語言描述了蝶形運算過程及地址產生單元,其仿真波形基本能正確的表示輸出結果。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    系統硬體分為語音信號的採集和播放,基於dsp的語音識別,fpga動作指令控制、步進電機及其驅動、dsp外接快閃記憶體晶片,jtag口仿真調試和鍵盤控制幾個部分。語音信號特徵向量採用mel頻率倒譜係數mfcc(mel frequency cepstrum coeficient的提取,mfcc參數是基於人的聽覺特性的,他利用人聽覺的臨界帶效應[3],採用mel倒譜分析技術對語音信號處理得到mel倒譜係數矢量序列,用mel倒譜係數表示輸入語音的頻譜。
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    0 引言 光電碼盤是一種基本的位置、速度檢測反饋單元,非常廣泛地應用於變頻器、直流伺服、交流伺服等系統的閉環控制中。目前國內外高端交流伺服系統中普遍採用FPGA+DSP結構。DSP用來實現矢量變換和其它算法流程;FPGA用以實現解碼、A、B、 Z信號輸出、I/O擴展等功能,FPGA中尚有很多資源沒有得到充分利用。
  • 基於FPGA的無損圖像壓縮系統設計
    編者按:  摘要:本文簡要介紹了圖像壓縮的重要性和常用的無損圖像壓縮算法,分析了快速高效無損圖像壓縮算法(FELICS)的優勢,隨後詳細分析了該算法的編碼步驟和硬體實現方案,最後公布了基於該方案的FPGA性能指標。
  • 基於單片機的角度測量儀的設計
    本文分析了基於AT89S51 單片機的角度測量的硬體組成、電路設計原理。給出了主函數的工作流程和原始碼。設計樣機已通過多種環境實驗的測試。  角度測量儀是某控制系統中瞄準裝置的關鍵部件。為了提高控制系統的瞄準精度,在控制系統的瞄準裝置中增加了角度測量儀部件,操作人員瞄準目標後的角度值能夠精確定量地顯示在操作面板上,幫助操作人員更加準確地瞄準目標,因此,極大地提高了控制系統的控制精確度。  角度測量儀利用光電編碼器讀取角度值,採用AT89S51 單片機實現角度值數碼顯示、角度值偏差範圍的發光二極體指示功能(有三個指示燈,分別指示:偏高、偏低、適中)。
  • 基於GPS定位技術的土地面積測量儀設計
    基於GPS定位的面積測量儀操作簡單,攜帶方便且精度較高。基於此特點文中設計了基於GPS定位技術的土地面積測量儀。在系統中,首先由GPS北鬥模塊接收衛星發送的數據,通過串口發送給數據處理模塊。數據處理模塊再利用多個定位坐標按預設的算法,對待測土地面積進行計算,並將結果發送至人機互動模塊進行顯示。
  • 一種基於FPGA的全光纖電流互感器控制電路設計
    電流互感器作為高壓電網檢測主要設備,不僅為電能的計量提供參數,而且是為繼電保護提供動作的依據。光纖傳感頭將攜帶有相位差信息的光信號輸入到光電探測器(相位差與光電探測器輸出信號幅度成正比),光電探測器輸出的電壓信號首先進行隔直處理,再經過放大和濾波後,經A/D(模數轉換器)轉換為數位訊號,然後送入基於FPGA的數位訊號處理單元。
  • 一種基於FPGA的實時紅外圖像預處理方法
    針對這一問題,提出一種基於FPGA的實時紅外圖像預處理方法。該方法採用了流水線技術來並行完成非均勻校正、空間濾波、直方圖統計等多個紅外圖像預處理算法,對系統結構進行了改進和優化。經過實驗測試驗證,該方法合理可行,能夠實時高效地完成紅外圖像預處理任務。與DSP圖像預處理系統相比可以節約將近50%的處理時間。
  • 基於fpga二維小波變換核的實時可重構電路
    項目背景及可行性分析本文引用地址:http://www.eepw.com.cn/article/266432.htm  2.1 項目名稱及摘要:  基於fpga二維小波變換核的實時可重構電路  現場可編程門陣列為可進化設計提供了一個理想的模板
  • 基於Spartan-6 FPGA的Sinc3 Filter設計
    濾波器相關文章:濾波器原理 fpga相關文章:fpga是什麼 濾波器相關文章:濾波器原理 電源濾波器相關文章:電源濾波器原理
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    由圖1可見,系統的上、下邊帶分別為150Hz和30Hz,滿足系統設計要求。4.FPGA設計4.1 濾波器的結構同一系統函數的IIR濾波器可以用不同的結構來實現,如直接I型、直接II型(典範型)、級聯型和並聯型。不同的結構有不同的特點,為便於硬體實現及容易確定數據位數,本文選用直接I型這一結構形式。系統的直接I型結構如圖2所示。
  • 基於FPGA+MATLAB的串行多階FIR濾波器設計
    摘要 FIR濾波器的設計分為濾波器係數計算和濾波器結構的具體兩個部分。2 使用MatIab Fdatool設計FIR濾波器FDATool(Fliter Design & Analysis Tool)是Matlab信號處理工具箱專用的濾波器設計分析工具,操作簡單、靈活,可採用多種方法設計FIR和IIR濾波器。在Matlab命令窗口輸入FDATool後回車就會彈出FDATool界面。
  • 基於FPGA與有限狀態機的高精度測角系統的設計與實
    1 方案設計1.1 系統組成雷射跟蹤測量系統的核心處理模塊主要由ARM處理器,FPGA組成。為了充分利用ARM9微處理器的運算能力和FPGA的高速邏輯處理能力,在設計中對功能的實現進行了劃分。ARM9 用於運動控制平臺的控制並且與FPGA一起形成一個完整的應用平臺。
  • 基於FPGA IP核的FFT實現
    這裡從Altera IP核出發,建立了基4算法的512點FFT工程,對不同參數設置造成的誤差問題進行分析,並在EP2C70F896C8器件上進行基於Quartus II的綜合仿真,得到利用FFT IP核的FFT算法高效實現,最後利用Matlab進行的計算機仿真分析證明了工程結果的正確性。
  • 藻類含量測量儀的設計與實現
    本文採用正弦調製、高速USB數據採集卡和離散信號軟體處理的儀器方案,基於葉綠素螢光效應,完成了藻類含量測量儀的設計與實現。儀器通過數字正弦信號發生器和LED電流驅動器,產生正弦變化的電流驅動超高亮LED,從而實現了對螢光激發光的正弦調製;通過高速USB數據採集卡進行信號採集,然後通過離散互相關運算實現了軟體對信號的處理。
  • 基於FPGA的複數浮點協方差矩陣實現
    最終導致FPGA器件資源枯竭,無法實現設計。為了保證算法的實現,必須對中間運算數據進行截斷,將每次累加的結果除2(可以通過移位運算來實現),以避免溢出。 此外,在應用MUSIC算法時,各種計算都是複數運算。
  • 基於FPGA的結構光圖像中心線提取
    利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算,保證了光條紋中心點的實時準確提取。實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算,保證了光條紋中心點的實時準確提取。實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。
  • 基於FPGA的伺服驅動器分周比設計與實現
    為此提出一種基於FPGA的整數分周比實現方法。該方法邏輯結構簡單,配置靈活,易於擴展,具有很高的實用價值。  1 電子齒輪比與分周比  電子齒輪比與分周比是數控工具機和數控加工中心中一個很重要的概念。 fpga
  • 基於FPGA的實時中值濾波器硬體實現
    文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。文獻[3]、[4]提出了鄰域圖像幀存的存儲結構,該結構充分利用了圖像幀存的數據結構轉換特性,並行高速提供鄰域圖像數據,配以FPGA作為並行處理器,高速實時地實現了中值濾波。但是以上研究都是基於標清圖像的中值濾波器,處理的圖像大小一般為256×256、512×512的灰度圖等,很少有實現高清圖像的中值濾波器。
  • 零基礎學FPGA(七)淺談狀態機
    本文引用地址:http://www.eepw.com.cn/article/267960.htm  關於狀態機呢,想必大家應該都接觸過,通俗的講就是數電裡我們學的狀態轉換圖。狀態機分為兩中類型,一種叫Mealy型,一種叫Moore型。前者就是說時序邏輯的輸出不僅取決於當前的狀態,還取決於輸入,而後者就是時序邏輯的輸出僅僅取決於當前的狀態。下面兩個圖分別表示兩種不同的狀態機。