Σ-Δ ADC數字濾波器類型

2021-01-08 電子產品世界

您有沒有想過Σ-Δ模數轉換器(ADC)如何才能在不同帶寬下獲得如此高的解析度?秘訣就在於數字濾波器。Σ-Δ ADC之所以與其他類型的數據轉換器不同，是因為它們通常集成數字濾波器。本系列博文分為三部分，我將在此第一部分中討論數字濾波器的用途，以及常用於Σ-Δ ADC的一些數字濾波器。

本文引用地址：http://www.eepw.com.cn/article/201808/385917.htm

要想理解數字濾波器在Σ-Δ模數轉換中如此重要的原因，關鍵的一點是需要對Σ-Δ調製器有一個基本了解。Joseph Wu寫了一篇非常有用的博文：模擬精密技術雜談，文中解釋了模擬輸入信號轉變成數字比特流的過程。

當您在Σ-Δ調製器中繪製量化噪聲的頻譜時，您將發現頻率越高時量化噪聲越密集。這是Σ-Δ ADC為眾人所知的臭名昭著的噪聲整形。為了降低量化噪聲，您可以將調製器輸出至低通濾波器。

圖1所示為在被稱為sinc濾波器的Σ-Δ模數轉換器中發現的，通過常見的低通數字濾波器響應繪製的量化噪聲圖(它的名字源於其sin(x)/ x頻率響應)。

圖1：Σ-Δ量化噪聲和Sinc低通濾波器的頻譜

雖然Sinc濾波器極為常見，但它並非Σ-Δ ADC相關的唯一一種數字低通濾波器。例如，有些ADC(如ADS1220)會增加一個額外的50Hz / 60Hz陷波濾波器，用於具有大量電力線幹擾的應用。從另一方面講，ADS127L01具有用於更高頻率應用的寬帶帶通數字濾波器。

正如我的同事Ryan Andrews在其關於抗混疊濾波器的博文中解釋道，Σ-Δ ADC中的數字濾波器還具有另外一項抽取功能。這些濾波器以相對低很多的速率(fDR)通過採樣率(OSR)因子，抽取調製器採樣頻率和輸出數據。確定數字濾波器的輸出帶寬需要綜合OSR和濾波器類型。較大的過採樣率會產生較小的濾波器帶寬，從而轉化為極好的隔音性能，簡化抗混疊前端，並降低主機控制器的接口速度。

大多數數字濾波器具有有限脈衝響應(FIR)。這些濾波器本質上是穩定的，並且易於通過線性相位響應進行設計。讓我們來對比Σ-Δ ADC中的兩種FIR濾波器。第一種是ADS127L01中的寬帶濾波器。第二種是一個典型的三階正弦響應濾波器，或sinc3。圖2和圖3並排繪製這些響應。


圖2：寬帶濾波器的頻率響應

圖3：Sinc3的頻率響應

您很快就可以清楚地了解在交流(AC)測量應用中使用寬帶濾波器的優點。數據率(fDR/2)的奈奎斯特帶寬之前的、近0 dB的增益確保了在通帶頻率上不會出現信號功率損耗。急劇升降的過渡帶限制了混疊。另一方面，sinc3濾波器通過0.262 x fDR及fDR/2之後的緩慢過渡，將信號衰減至-3dB，這樣會將更多的帶外噪聲疊入相關的帶寬。表面上看，寬帶FIR濾波器將是任何應用的理想選擇;然而，要想獲得這一出色的頻域性能需要付出代價。

寬帶濾波器和sinc濾波器之間的權衡在於時域。寬帶濾波器是一個非常高階的濾波器，這意味著它在收到一個階躍輸入後，需要花費很長時間才能得出一個最終值。在ADS127L01的寬帶濾波器中，您將不得不等待84次轉換才能收到一個固定輸出。輸入處出現一次階躍後，sinc3濾波器會通過三次轉換固定下來，讓您通過多個傳感器進行循環。所有FIR濾波器都需要在頻率響應和延遲之間進行權衡。

在我的下一篇博文中(將在幾周內推出)，我將揭秘sinc濾波器的幕後故事，包括決定sinc濾波器中穩定時間的因素，以及如何更改其中一些內容，以拒絕其它相關的頻率。與此同時，您可訂閱模擬精密技術雜談，當我的下面兩篇文章發表之後，您就可以接收到通知了。


相關焦點

  • Σ-Δ ADC應用簡介
    該調製器將輸入信號轉換成低解析度的數位訊號，它的平均值代表輸入信號的量化信息，時鐘頻率為24.576MHz時對應的採樣率為3.072Msps。數據流被送入內部數字濾波器處理，消除高頻噪聲。處理完成後可以得到高達24位的解析度。MAX11040為4通道同時採樣ADC，其輸出數據是處理後的平均值，這些數值不能像逐次逼近(SAR) ADC的輸出那樣被看作是採樣「瞬間」的數值¹,²。
  • Σ-ΔADC轉換器工作原理及應用分析
    正是利用了這一原理，具體方法是緊接著1bit ADC之後進行數字濾波。大部分噪聲被數字濾波器濾掉，這樣，RMS噪聲就降低了，從而一個低解析度ADC，Σ-Δ轉換器積分器用來對誤差電壓求和，對於輸入信號表現為一個低通濾波器，而對於量化噪聲則表現為高通濾波。這樣，大部分量化噪聲就被推向更高的頻段。和前面的簡單過採樣相比，總的噪聲功率沒有改變，但噪聲的分布發生了變化。　　現在，如果對噪聲成形後的Σ-Δ調製器輸出進行數字濾波，將有可能移走比簡單過採樣中更多的噪聲。這種調製器(一階)在每兩倍的過採樣率下可提供9dB的SNR改善。
  • 如何使用連續時間Σ-ΔADC,簡化信號鏈來解決採樣問題
    兩種類型的精密ADC都採用基於開關電容的採樣技術構建，這兩種ADC分別是行業中常見的逐次逼近寄存器（SAR）和Σ-Δ ADC。 量化噪聲 在理想的奈奎斯特ADC中，ADC的LSB大小將決定進行模數轉換時帶到輸入中的量化噪聲。這些量化噪聲都分布在 fS/2帶寬範圍內。
  • 把Σ-ΔADC用於電機控制,這麼做會事半功倍
    隨ADC而來的還有解調和濾波，這些一般是由FIR濾波器(如三階sinc濾波器sinc3)處理。 Σ-Δ ADC具有最低的解析度(1位)，但通過過採樣、噪聲整形、數字濾波和抽取，可以實現非常高的信號質量。Σ-Δ ADC和sinc濾波器的原理已廣為人知且有據可查，1,2 本 文不予討論。本文關注的是如何在電機驅動中實現最佳性能，以及如何在控制算法中利用該性能。
  • 採用FPGA實現多種類型的數位訊號處理濾波器
    另外，採用FPGA 設計的數字濾波器可以避免模擬設計中存在的某些問題，特別是組件漂移和容差（在高可靠應用中，由溫度過高、老化和輻射問題造成）。這些模擬問題會顯著降低濾波器的性能，特別是在通帶紋波等方面。本文引用地址：http://www.eepw.com.cn/article/189564.htm當然， 數字模型也有自身的缺陷。
  • Σ-Δ型ADC拓撲結構基本原理:第二部分
    AD7175提供了多種不同類型的濾波器，可供用戶可視需要選擇。數字濾波器的工作原理是通過比較不同情況下的sinc5 + sinc1和sinc3濾波器來說明的。在250 kHz ODR時，AD7175 sinc5 + sinc1可直接配置為sinc5路徑，其−3 dB頻率為~0.2 × ODR (50 kHz)。
  • 不同階數的FIR數字濾波器的DSP設計實現
    1 FIR濾波器的設計方法　　通常採用窗函數法設計FIR濾波器方法簡單，但是這些濾波器的設計還不是最優的。 首先 通帶和阻帶的波動基本上相等，雖然一般需要δ2δ1，但是在窗函數法中不能分別控制 這些參數。另外對於大部分窗函數來說，通帶內或阻帶內的波動不是均勻的，通常離開過渡 帶時會減小。
  • 高性能Σ-Δ模數轉換器AD7768-1的功能特點及應用
    高性能Σ-Δ模數轉換器AD7768-1的功能特點及應用 佚名 發表於 2020-12-02 11:54:09 AD7768-1 是一款低功率、高性能 Σ-Δ 模數轉換器 （ADC） ，其具有一個 Σ-Δ 調製器和數字濾波器
  • 揭開Σ-Δ型模數轉換器(ADC)的神秘面紗
    正是利用了這一原理，具體方法是緊接著1bit ADC之後進行數字濾波。大部分噪聲被數字濾波器濾掉，這樣，RMS噪聲就降低了，從而一個低解析度ADC，Σ-Δ轉換器數字濾波和抽取　　Σ-Δ調製器以採樣速率輸出1bit數據流，頻率可高達MHz量級。數字濾波和抽取的目的是從該數據流中提取出有用的信息，並將數據速率降低到可用的水平。　　Σ-ΔADC中的數字濾波器對1bit數據流求平均，移去帶外量化噪聲並改善ADC的解析度。數字濾波器決定了信號帶寬、建立時間和阻帶抑制。　　Σ-Δ轉換器
  • 軟體無線電之Σ-Δ A/D轉換技術詳述
    隨後，系統把該1bit流送給後面的數字抽取器，由數字抽取器從這些粗糙的量化數據中重構出低採樣率的高解析度數位訊號。由於該方法採用1bit量化，因而硬體結構簡單。由於採樣頻率很高，因而對前端模擬抗混疊濾波器的要求大大降低。而這兩方面的因素正是解決傳統A/D轉換器解析度難以提高的關鍵。對傳統的並行A/D轉換器而言，採樣頻率每增加一倍，信噪比改善約為3dB，相當於0.5位的量化位數。
  • 基於Matlab的FIR數字濾波器設計方案
    本文先介紹FIR數字濾波器的相關概念，並利用MATLAB中的FDA TOOL工具箱和Simulink工具進行FIR帶通數字濾波器的設計，給出了基於Matlab的FIR數字濾波器設計方案。
  • 基於Matlab的IIR數字濾波器設計
    數字濾波器在數位訊號處理中起著非常重要的作用，在信號的過濾、檢測與參數的估計等方面，是使用最為廣泛的一種線性系統。　　實現數字濾波器的方法有兩種，一是採用計算機軟體進行，就是把所要完成的工作通過程序讓計算機來實現;二是設計專用的數字處理硬體。這個地方主要用到的就是第一種方法。即是用Mafiab提供的信號處理工具箱來實現數字濾波器。
  • 高斯濾波器詳解
    其作用原理和均值濾波器類似，都是取濾波器窗口內的像素的均值作為輸出。其窗口模板的係數和均值濾波器不同，均值濾波器的模板係數都是相同的為1；而高斯濾波器的模板係數，則隨著距離模板中心的增大而係數減小。所以，高斯濾波器相比於均值濾波器對圖像個模糊程度較小。什麼是高斯濾波器既然名稱為高斯濾波器，那麼其和高斯分布（正態分布）是有一定的關係的。
  • 基於FPGA高階FIR濾波器的實現
    數字濾波器的硬體實現方法主要有：DSP、專用晶片和FPGA。用DSP實現濾波器，其程序順序執行，因此運算速度隨濾波器階數的增加迅速下降；專用晶片實現的濾波器功能相對單一，靈活性小；而FPGA具有靈活的可編程邏輯和並行處理等優點，可很好地實現信號處理的實時性，同時，開發程序的可移植性好，可以縮短開發周期，因此FPGA實現數字濾波器的設計越來越受到重視和廣泛應用，本文數字濾波器的設計就是基於FPGA硬體實現。
  • 四階連續時間正交帶通ΣΔ調製器的設計
    正交帶通ΣΔADC由模擬和數字兩部分組成，模擬部分是正交帶通ΣΔ調製器，數字部分是抽取濾波器，本文主要研究正交帶通ΣΔ調製器。本文引用地址：http://www.eepw.com.cn/article/187531.htm
  • 一種改進型的FIR數字濾波器設計
    在數位訊號處理中，濾波佔有極其重要的作用，數字濾波器是譜分析、雷達信號處理、通信信號處理應用中的基本處理算法。目前常用的濾波器設計方法普遍採用matlab仿真，dsp實現。但這一傳統設計方法需要的開發周期較長，且設計過程反覆進行，非常不便。
  • 數字低通濾波器的設計
    > 濾波器有模擬濾波器和數字濾波器兩種。這裡選用數字濾波器，因為它相對於模擬濾波器更容易進行濾波代數運算，而且它不會像模擬濾波器那樣隨時間、溫度、電壓漂移，還有就是它能實現近似理想的響應和線性相位，所以能更好地達到諧波檢測的實時性和準確性的要求。 數字濾波器有無限衝激響應（IIR）系統和有限衝激響應（FIR）系統兩種。
  • 什麼是fir數字濾波器 什麼叫FIR濾波器
    Part 1: Basics1.1 什麼是FIR濾波器?FIR 濾波器是在數位訊號處理(DSP)中經常使用的兩種基本的濾波器之一,另一個為IIR濾波器.1.2 FIR代表什麼?FIR是有限衝激響應(Finite Impulse Response)的簡稱.1.3 FIR(有限衝激響應)中的有限該如何理解?
  • 技術分析:用於電機控制的Σ-Δ轉換方案
    隨ADC而來的還有解調和濾波，這些一般是由FIR濾波器（如三階sinc濾波器sinc3）處理。Σ-Δ ADC具有最低的解析度（1位），但通過過採樣、噪聲整形、數字濾波和抽取，可以實現非常高的信號質量。 Σ-Δ ADC和sinc濾波器的原理已廣為人知且有據可查1, 2，本文不予討論。 本文關注的是如何在電機驅動中實現最佳性能，以及如何在控制算法中利用該性能。