SiC MOSFET為什麼會使用4引腳封裝

2020-11-26 電子發燒友

  ROHM 最近推出了 SiC MOSFET 的新系列產品「SCT3xxx xR 系列」。SCT3xxx xR 系列採用最新的溝槽柵極結構,進一步降低了導通電阻;同時通過採用單獨設置柵極驅動器用源極引腳的 4 引腳封裝,改善了開關特性,使開關損耗可以降低 35%左右。此次,針對 SiC MOSFET 採用 4 引腳封裝的原因及其效果等議題,我們採訪了 ROHM 株式會社的應用工程師。關於 SiC MOSFET 的 SCT3xxx xR 系列,除了導通電阻很低,還通過採用 4 引腳封裝使開關損耗降低了 35%,對此我們非常感興趣。此次,想請您以 4 引腳封裝為重點介紹一下該產品。首先,請您大致講一下 4 引腳封裝具體是怎樣的封裝,採用這種封裝的背景和目的是什麼。首先,採用 4 引腳封裝是為了改善 SiC MOSFET 的開關損耗。包括 SiC MOSFET 在內的電源開關用 MOSFET 和 IGBT,被作為開關元件廣泛應用於各種電源應用和電源線路中。必須儘可能地降低這種開關元件產生的開關損耗和傳導損耗,但不同的應用,其降低損耗的方法也不盡相同。作為其中的一種手法,近年來發布了一種 4 引腳的新型封裝,即在 MOSFET 的源極、漏極、柵極三個引腳之外,另外設置了驅動器源極引腳。此次的 SCT3xxx xR 系列,旨在通過採用最新的溝槽柵極結構,實現更低的導通電阻和傳導損耗;通過採用 4 引腳封裝,進一步發揮出 SiC 本身具有的高速開關性能,並降低開關損耗。那麼,我想詳細了解一下剛剛您的概述中出現的幾個要點。首先,什麼是「驅動器源極引腳」?驅動器源極引腳是應用了開爾文連接原理的源極引腳。開爾文連接是通過電阻測量中的 4 個引腳或四線檢測方式,在電流路徑基礎上加上兩條測量電壓的線路,以極力消除微小電阻測量或大電流條件下測量時不可忽略的線纜電阻和接觸電阻的影響的方法,是一種廣為人知的方法。這種 4 引腳封裝僅限源極,通過使連接柵極驅動電路返回線的源極電壓引腳與流過大電流的電源源極引腳獨立,來消除 ID 對柵極驅動電路的影響。

相關焦點

  • TLP250功率驅動模塊在IRF840 MOSFET中的應用(圖)
    摘 要:介紹了功率器件驅動模塊tlp250的結構和使用方法,給出了其與功率mosfet和dsp控制器接口的硬體電路圖。快速電力電子器件mosfet的出現,為斬波頻率的提高創造了條件,提高斬波頻率可以減少低頻諧波分量,降低對濾波元器件的要求,減少了體積和重量。採用自關斷器件,省去了換流迴路,又可提高斬波器的頻率。---直流電動機的勵磁迴路和電樞迴路電流的自動調節常常採用功率mosfet。
  • 三極體各種封裝的引腳順序你知道多少 淺談三極體封裝及引腳定義
    三極體各種封裝的引腳順序你知道多少 淺談三極體封裝及引腳定義 工程師譚軍 發表於 2018-08-17 10:04:20 本文主要是關於三極體的相關介紹,詳細介紹並分析了三極體的封裝及其引腳排列順序
  • LED引腳式封裝
    LED引腳式封裝採用引線架作各種封裝外型的引腳,是最先研發成功投放市場的封裝結構,品種數量繁多,技術成熟度較高,封裝內結構與反射層仍在不斷改進。標準LED被大多數客戶認為是目前顯示行業中最方便、最經濟的解決方案。
  • 主板用MOSFET的封裝形式和技術 -主板,MOSFET,封裝形式和技術...
    這是因為隨著MOSFET技術的進展,大電流、小封裝、低功耗的單晶片MOSFET以及多晶片DrMOS開始用在主板上,新的功率器件吸引了主板用戶的眼球。本文將對主板採用的MOSFET器件的封裝規格和封裝技術作簡要介紹。MOSFET晶片製作完成後,需要封裝才可以使用。
  • moc3061引腳圖及引腳功能_moc3061封裝圖
    打開APP moc3061引腳圖及引腳功能_moc3061封裝圖 發表於 2017-11-22 17:37:15   MOC3061引腳圖及引腳功能   MOC3061系列採用雙列直插6引腳封裝形式,如圖所示。   器件由輸入、輸出兩部分組成。
  • 板卡穩壓器 顯卡帝詳解MOSFET封裝技術
    SOP是表面貼裝型封裝之一,引腳從封裝兩側引出呈海鷗翼狀(L 字形)。材料有塑料和陶瓷兩種。SOP也叫SOL 和DFP。    2、SOP封裝標準有SOP-8、SOP-16、SOP-20、SOP-28等等,SOP後面的數字表示引腳數。MOSFET的SOP封裝多數採用SOP-8規格,業界往往把「P」省略,叫SO(Small Out-Line )。
  • 體積小高性能的QFN8*8緊湊表貼封裝國產SiC二極體
    ,通信電源,PC電源及其他產品時使用。一、特點:■表貼封裝■封裝高度僅有1mm■爬電距離增加到2.75mm■無引腳設計■較低的寄生電感■優異的熱性能,與TO263:TO252、TO263與QFN8*8封裝尺寸由圖3、圖4、圖5給出,通過對比可以得到:1、TO252封裝尺寸為6.6X10X2.3(mm);TO263封裝尺寸為10.2x15.15x4.7(mm);QFN8*8封裝尺寸為8x8x1(mm)。
  • IC封裝名詞解釋(4)
    SOI(small out-line I-leaded package)  I 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側引出向下呈I 字形,中心 距 1.27mm。貼裝佔有面積小於SOP。SOJ(Small Out-Line J-Leaded Package)  J 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側引出向下呈J 字形,故此 得名。 通常為塑料製品,多數用於DRAM 和SRAM 等存儲器LSI 電路,但絕大部分是DRAM。用SO J 封裝的DRAM 器件很多都裝配在SIMM 上。
  • IC封裝術語及示意圖
    4、C-(ceramic) 表示陶瓷封裝的記號。例如,CDIP 表示的是陶瓷DIP。是在實際中經常使用的記號。 5、Cerdip 用玻璃密封的陶瓷雙列直插式封裝,用於ECL RAM,DSP(數位訊號處理器)等電路。帶有 玻璃窗口的Cerdip 用於紫外線擦除型EPROM 以及內部帶有EPROM 的微機電路等。
  • MOSFET廠商匯總!|電晶體|dc|mosfet|柵極|電容_網易訂閱
    採用該封裝方式的MOSFET有3個電極,柵極(G)、漏極(D)、源極(S)。  其中漏極(D)的引腳被剪斷不用,而是使用背面的散熱板作漏極(D),直接焊接在PCB上,一方面用於輸出大電流,一方面通過PCB散熱;所以PCB的D-PAK焊盤有三處,漏極(D)焊盤較大。其封裝規範如下:
  • 怎樣判斷l7805cv引腳各埠與引腳是否燒壞
    顧名思義,三端IC是指這種穩壓用的集成電路,只有三條引腳輸出,分別是輸入端、接地端和輸出端。它的樣子象是普通的三極體,TO- 220 的標準封裝,也有lm9013樣子的TO-92封裝。      l7805 引腳圖   l7805 是我們最常用到的穩壓晶片了,他的使用方便,用很簡單的電路即可以輸入一個直流穩壓電源,他的輸出電壓恰好為5v,剛好是51系列單片機運行所需的電壓,他有很多的系列如ka7805,ads7805,cw7805 等,性能有微小的差別,用的最多的還是Im7805,下面我簡單的介紹一下他的3 個引腳以及用它來構成的穩壓電路的資料
  • 電子元件封裝術語大全
    美國半導體廠家主要在微處理器和ASIC 等電路中 採用 此封裝。引腳中心距0.635mm,引腳數從84 到196 左右(見QFP)。  3、碰焊PGA(butt joint pin grid array) 表面貼裝型PGA 的別稱(見表面貼裝型PGA)。  4、C-(ceramic)  表示陶瓷封裝的記號。例如,CDIP 表示的是陶瓷DIP。
  • qfn封裝怎麼焊接_qfn封裝焊接教程
    QFN(QuadFlatNo-leadPackage,方形扁平無引腳封裝),表面貼裝型封裝之一。現在多稱為LCC。QFN是日本電子機械工業會規定的名稱。封裝四側配置有電極觸點,由於無引腳,貼裝佔有面積比QFP小,高度比QFP低。但是,當印刷基板與封裝之間產生應力時,在電極接觸處就不能得到緩解。因此電極觸點難於作到QFP的引腳那樣多,一般從14到100左右。
  • 使用4引腳或6引腳端子板的PLC/DCS通用模擬輸入
    對於4引腳端子板(CH2),電壓、電流、熱電偶和RTD輸入全部共用相同的4個端子,從而最大限度地減少了所需端子引腳的數量。對於6引腳端子板通道(CH1),電壓和電流輸入共用一組3個端子,熱電偶和RTD輸入共用另一組3個端子;這需要更多端子,但其器件數量較少,元件成本也較低。圖2所示為PCB照片,圖3所示為電路的詳細原理圖。
  • 你知道晶片的封裝工藝嗎?晶片製造的重要的一環
    既然沙子的價格那麼便宜,為什麼晶片的價格那麼貴呢?甚至有人說晶片的價格可能多少年後會像沙子一樣的價格賣!我認為這是不可能的,因為晶片的製造工藝非常複雜,成本也是非常高。首先,先將砂子提純,提純的程度是要求非常非常的高。提純之後呢,把矽錠做成單晶矽棒,然後再將單晶矽棒切片形成矽晶圓片。半導體集成電路工藝,包括以下步驟,並重複使用:1. 光刻,2. 刻蝕,3.
  • IC封裝名詞解釋(1)
    引腳可超過200,是多引腳LSI 用的一種封裝。 封裝本體也可做得比QFP(四側引腳扁平封裝)小。例如,引腳中心距為1.5mm 的360 引腳 BGA 僅為31mm 見方;而引腳中心距為0.5mm 的304 引腳QFP 為40mm 見方。而且BGA 不 用擔心QFP 那樣的引腳變形問題。
  • 電解電容引腳受力的失效分析與研究
    由於電路板設計要求小型化,整體設計布局比較緊湊,但針對特殊電路,如開關電源電路、通訊電路,為了濾除低頻交流雜波,均需要使用容量較大的電解電容,由於使用物料本身的封裝高度較高,在應用過程中就導致電容引腳受力,最終出現輸出電壓值小,以及短路故障,使整個電路不能正常工作。
  • 電子元器件最常用的封裝形式都有哪些
    4、C-(ceramic)表示陶瓷封裝的記號。例如,CDIP表示的是陶瓷DIP。是在實際中經常使用的記號。  5、Cerdip用玻璃密封的陶瓷雙列直插式封裝,用於ECLRAM,DSP(數位訊號處理器)等電路。帶有玻璃窗口的Cerdip用於紫外線擦除型EPROM以及內部帶有EPROM的微機電路等。
  • 超級結MOSFET開關速度和導通損耗問題
    4引腳TO-247-4L封裝的柵極開關速度比3引腳TO-247封裝的柵極開關速度快。因此,4引腳TO-247-4L封裝有助於提高MOSFET開關速度和降低導通損耗,關斷後還有助於抑制柵極振蕩。 我們採用了相同的MOSFET器件模型對4引腳TO-247-4L封裝和3引腳TO-247封裝進行仿真。