使用兩個具有多DAC同步功能的AD9139器件進行寬帶基帶I/Q發射器設計

2021-01-10 電子產品世界

評估和設計支持

電路評估板

AD9139/ADL5375評估板(AD9139-DUAL-EBZ)

數字模式發生器評估板(AD-DPG3)

設計和集成文件

原理圖、布局文件、物料清單、軟體

電路功能與優勢

圖1所示的這個電路提供一個同步寬頻帶發射器,可支持高達1150 MHz的超寬I/Q帶寬。該設計證明了高帶內信號性能,如高無雜散動態範圍(SFDR)、低誤差矢量幅度(EVM)和寬頻帶範圍內的平坦頻率響應。

多個通道間的同步性能對於象限誤差校正(QEC)尤為重要。啟用多晶片同步時,轉換器之間的延遲失配可能在一個時鐘周期內,並且存在對齊良好的同步時鐘。

高速同步的挑戰是要在過程、電壓和溫度(PVT)中達到數模(DAC)時鐘周期的精度。要達到這種精度,需要在DAC上實施同步邏輯塊,並且必須在板上精心設計布局和時鐘方案以與同步邏輯塊配合使用。

該電路可用於支持E頻段中的寬帶點對點應用,這可同時確保零中頻(ZIF)和復中頻(CIF)。出色的同步性能使其能夠支持雷達等應用中的嚴格對齊要求。

圖1.AD9139-DUAL-EBZ評估板功能框圖


圖2.用於實現電路的AD9139-DUAL-EBZ評估板

電路描述

圖2所示的電路板使用雙AD9139單通道TxDAC、ADL5375-05寬帶正交調製器和AD9516-1時鐘發生器。

AD9139的數據時鐘輸入(DCI)頻率可高達575 MHz。由於在上升沿和下降沿捕獲的數據均饋入單個DAC,1×模式下的數據速率可高達1150 MSPS。為支持正交數據,使用了兩個AD9139器件來生成基帶數據。每個通道的模擬輸出分別進入自己的低通濾波器。因此,參考設計可支持高達1150 MHz的複合帶寬,如圖3所示。在如此大範圍中的平坦度至關重要。由於AD9139包括一個可抵消DAC的內在sinc滾降影響的反sinc濾波器,DAC後的濾波器平坦度變得對總平坦度至關重要。對於並行低電壓差分信號(LVDS)接口,575 MHz的DDR時鐘頻率很高。需要仔細設計LVDS接口的時序。

圖3.雙AD9139器件的最大帶寬

正交調製器

ADL5375-05是一款寬帶正交調製器,輸出頻率範圍為400 MHz至6 GHz。ADL5375-05作為I/Q調製器與AD9139接口,該調製器的頻率範圍很寬,為400 MHz至6 GHz。AD9139的輸出和ADL5375-05的輸入共用0.5 V的相同共模電平。

時鐘產生和考慮事項

考慮到同步要求,兩個AD9139器件的DACCLK、同步時鐘和幀時鐘都必須對齊良好。AD9516-1支持必需的時鐘分配功能,以及為產生更高頻率而集成的壓控振蕩器(VCO)和鎖相環(PLL)。禁用VCO和PLL,並且AD9516-1處於時鐘分配模式時,更好的時鐘相位噪聲更利於高速對齊。作為時鐘分配模式使用時,在1 GHz輸出,分頻比為1,10 MHz頻偏處,加性相位噪聲為147 dBc/Hz。Rohde & Schwartz SMA100A具有出色的相位噪聲性能,用其作為AD9516-1的輸入時,AD9516-1的輸出總相位噪聲接近時鐘分配模式下AD9516-1的最小限值。

AD9139的多晶片同步

雙通道間的同步對於QEC至關重要。DACCLK和同步時鐘之間需要布局對稱。此外,DACCLK和同步時鐘之間的相位不得落在建立和保持時間窗口內(也稱為保持在窗口外(KOW))。

同步機制可以達到在DAC輸出上多個通道之間在PVT中的失配小於一個DAC時鐘周期。以下是實現測試性能的指南:

1.   DACCLK 1和DACCLK 2必須在AD9139的引腳上對齊良好。DACCLK 1和DACCLK 2之間的不匹配將添加到輸出上的最終不匹配中。

2.   同步時鐘1和同步時鐘2必須對齊良好,並且分別由DACCLK1和DACCLK2採樣,用作參考。

3.   DACCLK和同步時鐘之間的相對相位不得落在KOW內,如圖4所示。

圖4.DACCLK和同步時鐘之間的時序要求

LVDS接口設計

DCI = 575 MHz時,在PVT中設計LVDS接口通常是一個挑戰。本節用一個例子說明如何設計和優化該接口。

以圖5為例,DCI = 491 MHz。根據AD9139數據手冊規格,如果DCI和DATA的邊緣在AD9139的引腳上對齊良好,當延遲鎖相環(DLL)相位設置為零時,KOW(設置時間 + 保持時間)可置於有效窗口中間。

數據有效裕量由如下公式定義。

TDATA VALID MARGIN = TDATA PERIOD − TDATA SKEW − TDATA JITTER − (THOLD + TSETUP)

在整個過程變化、電壓和溫度中,TDATA VALID MARGIN必須> 0以確保數據的正確採樣。

When DCI = 491 MHz (see Figure 5),

DCI = 491 MHz(見圖5)時,

●   TDATA PERIOD = 1018 ps

●   THOLD + TSETUP = 517 ps

●   TDATA SKEW + TDATA JITTER在PVT中必須小於501 ps,這是用戶實施的要求。TDATA SKEW包括LVDS數據總線延遲失配、PVT中DCI和DATA總線之間的偏斜等。

要優化接口設計,用戶可執行以下操作:

   在印刷電路板(PCB)上用儘可能短的相同長度的走線。

●   通過確保以下各項,優化現場可編程門陣列(PFGA):

●   DCI和DATA的邊緣在AD9139的引腳上對齊良好。

●   在溫度和電壓變化時,DCI和DATA之間的漂移越小越好。

●   DCI和DATA之間的抖動越小越好。

掃描DLL相位後,AD9139的樣本錯誤檢測(SED)功能也可用於檢查DCI和DATA之間的時序關係。

圖5.LVDS時序要求

低通濾波器設計

出於實驗目的,為了使AD9139的性能不被濾波器限制,在板上設計了一個在240MHz內具有良好平坦度和群延遲性能的濾波器。在實際產品開發中,可以通過增加濾波器的階數來增強帶外抑制。

圖6所示的濾波器拓撲結構是一個五階巴特沃茲濾波器,轉折頻率為900 MHz。此濾波器的仿真響應曲線如圖7所示。仿真平坦度為±0.1 dB(直流至240 MHz)。此濾波器的仿真群延遲曲線如圖7所示。

圖6.推薦的DAC調製器接口拓撲(Fc = 900 MHz,五階巴特沃茲濾波器)

圖7.DAC調製器與900 MHz五階巴特沃茲濾波器接口的頻率響應(模擬)

圖8.濾波器的群延遲

布局建議

應特別注意AD9139和ADL5375接口的布局。以下是一些獲得較好噪聲和雜散性能的建議。圖9顯示了一個遵循這些建議的頂層布局圖:

●   將DAC、濾波器和調製器放在PCB的同一側。

●   收緊濾波器布局:減少L和C的禁區裕量。

●   將對地電容分三路接到GND平面。

●   縮短DAC到調製器的距離。

●   使所有I/Q差分走線長度保持良好的匹配。

●   濾波器端接電阻儘可能靠近調製器輸入端放置。

●   DAC輸出50 Ω電阻儘可能靠近DAC放置。

●   L和C使用0402封裝。

●   加寬經過濾波器網絡的走線以降低信號損耗。

●   在所有DAC輸出走線、濾波器網絡、調製器輸出走線和LO輸入走線周圍設置通孔。

●   將本振(LO)和調製器輸出走線布設在不同的層上或彼此成90°角,防止耦合。

圖9.一般布局建議

訪問 www.analog.com/CN0432-DesignSupport 獲取設計支持包,在隨附的AD9139-DUAL-EBZ布局文件中了解有關正確布局的更多信息。

電路評估與測試

下節描述如何設置和測試評估板。這些步驟概述了實現評估板功能和結果所需的基本步驟。有關更詳細的信息,請參閱AD9139-DUAL-EBZ評估板快速入門指南。

需要的設備

需要使用以下硬體:

●   AD9139-DUAL-EBZ

●   AD-DPG3

●   Agilent E3631A電源(或同等電源)

●   頻譜分析儀PXA N9030A

●   Rohde & Schwartz SMA100A信號發生器

●   帶USB埠的PC

●   USB電纜

需要使用以下軟體:

●   DPG downloader

●   ACE軟體

測試設置

下節描述使用64 QAM數字調製測量鄰道功率(ACP)和調製誤差率(MER)性能的詳細信息。測試設置靈活,也可以執行其它測量。測試設置如下圖10所示。AD9139-DUAL-EBZ評估板的硬體、SPI軟體、快速入門指南(QSG)以及DPG3硬體和軟體均已發布。

使用一個Keysight E3631為P5/P6上的電路板提供5 V電源。使用一個R&S SMA100A為板上的AD9516-1提供輸入時鐘。再使用一個R&S SMA100A為ADL5375-05提供LO時鐘。AD9139通過串行外設接口(SPI)軟體進行編程。PC上運行的DPGDownloader生成AD9139的發射矢量並將其下載至DPG3。ADL5375-05的輸出饋入Keysight PXA N9030A。

圖10.測試設置功能框圖

測量結果

圖11.ACP測量,LO = 2.5 G,BW = 6 × 80 = 480 MHz (CIF)

圖12.MER/EVM測量,LO = 2.5 G,BW = 6 × 80 = 480 MHz (CIF)

了解更多

CN-0432設計支持包:www.analog.com/CN0432-DesignSupport

CN-0205將ADL5375 I/Q調製器連接到
AD9122雙通道、1.2 GSPS高速DAC,ADI公司

CN-0243採用外部單頻率參考的高動態範圍RF發射器信號鏈,適合DAC採樣時鐘和IQ調製器本振生成,ADI公司。

ADIsimPLL設計工具

ADIsimRF設計工具

AD9139-DUAL評估板快速入門指南

ADI公司數據模式發生器(DPG)

數據手冊和評估板

AD9139數據手冊

ADL5375數據手冊

AD9139-DUAL評估板

ADL5375-05評估板

相關焦點

  • AD9856工作原理及在雷達回波模擬器中的應用
    ad9856是美國adi生產的正交數字上變頻器,其內部集成了1個高速直接數字頻率合成器(dds)、1個12位高速、高性能數/模轉換器、時鐘倍頻電路、數字濾波器及其他數位訊號處理功能模塊。它具有低成本、低功耗、體積小、動態範圍大等優點,可以處理來自dsp的成型後的基帶抽樣值序列,將其上變頻變為中頻,產生雷達回波的中頻模擬信號。ad9856可以應用在通信和雷達等系統中。
  • ad9854產生線性調頻脈衝信號
    2.ad9854晶片簡介與特點   ad9854數字合成器是高集成度的器件,它採用先進的dds技術,片內整合了兩路高速、高性能正交d/a轉換器通過數位化編程可以輸出i、q兩路合成信號。在高穩定度時鐘的驅動下,ad9854將產生一高穩定的頻率、相位、幅度可編程的正弦和餘弦信號。
  • ADI推出四通道、2.4 GSPS、16位數DAC AD9154
    (NASDAQ:ADI),全球領先的高性能信號處理解決方案供應商,最近推出四通道、2.4 GSPS、16位數模轉換器(DAC) AD9154,該器件在100 MHz 至300 MHz 頻段內具有業界領先的動態範圍性能,可用於復中頻發射機。高度集成的四通道、16位 DAC AD9154 是同類產品中唯一片內集成 PLL(鎖相環)和八通道 JESD204B 接口的器件。
  • 了解矢量信號發生器輕鬆應對毫米波寬帶、多通道Massive MIMO和5G
    ,已經成為集毫米波寬帶信號發生器、多通道射頻信號發生器和MIMO信道衰落模擬器於一體的矢量信號產生平臺。由於內置梳狀信號發生器作為校準源,SMW200A內置基帶電路產生的2GHz帶寬的信號無須額外的校準,即可達到優於0.4dB的帶內平坦度。 目前,已經標準化的毫米波寬帶通信標準是802.11ad,主要用於實現家庭內部無線高清音視頻信號的傳輸,為家庭多媒體應用帶來更完備的高清視頻解決方案。802.11ad拋棄了擁擠的2.4GHz和5GHz頻段,使用高頻載波的60GHz頻譜。
  • MAX504型數/模轉換器在無刷同步發電機勵磁控制裝置中的應用
    2 max504的引腳排列及功能 max504是由美信(maxim)公司生產的一種低功耗、電壓輸出型10位串行數/模轉換器。max504既可用+5v單電源工作,也可用±5v雙電源工作。該電路採用14引腳dip型或so型封裝,圖2示出它的引腳排列,表1介紹它的引腳功能。
  • 全球速度最快DAC的高性能任意波形發生器介紹
    這意味著它能夠生成可通過接收器或其他被測器件傳送長時間的快速和無幹擾的信號,以便進行真正的全面測試。  阿爾卡特-朗訊旗下研究機構貝爾實驗室最近在其用來演示通過超長距離光纖來進行1.5 TB/s超級信道傳輸的高級研究中選擇了AWG70000來提供信號發生功能。「50 GS/s採樣率與同步兩個任意波形發生器的能力使我們能夠在每個光載波上生成 30 G Baud信號,數據傳輸率為233 Gb/s,是先前紀錄的兩倍以上」,貝爾實驗室的該項目負責人之一S. Chandrasekhar表示。
  • 基於高性能DDS晶片AD9959的超寬帶步進頻率探地雷達設計
    滿足這種需求除了靠產生複雜的雷達波形外,還需要在雷達系統中應用高性能的器件。  直接數字頻率合成方法具有傳統方法所不具備的許多突出的優點:高頻率解析度、高頻率切換速度、頻率切換時相位保持連續、超寬的頻率範圍、能實現各種調製波和任意波形的產生以及易於實現全數位化的設計等。
  • ad835中文資料匯總(ad835管腳圖及功能_特性參數及應用電路)
    打開APP ad835中文資料匯總(ad835管腳圖及功能_特性參數及應用電路) 發表於 2018-05-16 09:32:09
  • ADI公司的寬帶RF合成器具有精簡的系統尺寸、全面的設計功能以及...
    (ADI)最近推出一款集成壓控振蕩器(VCO)的13.6 GHz新一代寬帶合成器ADF5356,其目標應用為無線基礎設施、微波點對點鏈路、電子測試與測量、以及衛星終端等等。其互補合成器產品ADF4356的工作頻率可達6.8 GHz,性能與其相當。
  • 高速AD/DAC的測量及設計問題解答
    ADC這些眾多指標的驗證,基本的方法是給ADC的輸入端輸入一個理想的信號,然後對ADC轉換以後的數據進行採集和分析,因此,ADC的性能測試需要多臺儀器的配合併用軟體對測試結果進行分析。 AD/DA轉換設計中的基本問題整理: 1.如何選擇高速模數轉換之前的信號調理器件;如何解決多路模數轉換的同步問題?
  • 基於可編程邏輯器件實現多電平正交幅度調製系統的設計
    基於可編程邏輯器件實現多電平正交幅度調製系統的設計 劉潔,李和 發表於 2020-11-16 22:58:11 1 引 言 多電平正交幅度調製MQAM
  • AD9958高性能可雙路輸出的DDS器件
    AD9958是Analog Devices公司生產的一款高性能、動態特性優異、可雙路輸出的DDS器件,每路可單獨控制頻率,相位/幅度。這種靈活性可用於校正信號之間由濾波、放大等模擬處理或PCB布局失配而引起的不平衡問題。由於兩個通道共享一個公共系統時鐘,因此它們具有固有的同步性,可支持多個設備的同步。
  • 無線通訊OFDM調製技術介紹和設計實現
    FFT模塊復用:為了減少邏輯門數,FFT模塊通常採用比其他基帶模塊更快的時鐘頻率並復用。FFT模塊可以被不同的源共享,譬如,多路天線、時分雙工(TDD)復用中的發射與接收,以及頻分雙工(FDD)系統。FFT模塊也可以與其他功能模塊共享,如振幅因數減小或信道估計模塊。不過,這些復用取決於用戶特定的算法,而非通用設計。
  • 關於一種小型、高效反輻射導引頭接收方案的設計
    傳統導引頭在分選識別多頻帶輻射源時,一般流程是AD採樣處理後直接傳送超寬帶頻譜至數位訊號處理部分,再對寬帶數據進行抽取和濾波。隨著導引頭頻率覆蓋範圍的進一步擴大,傳統處理流程不僅會造成效費比總體偏低[3],而且傳統並行LVDS傳輸接口存在大量數據連線複雜[4]等難題,難以迎合現代反輻射導引頭寬頻帶、小型化的發展趨勢。
  • 超寬帶直接轉換接收器性能優化
    此外,帶寬如此之高的組件其成本也高得多。傳統高 IF 接收器所具備的中等帶寬不再足以支持具有 ±0.5dB 典型增益平坦度的 300MHz 或更高頻率的 DPD 信號。300MHz 的基帶帶寬將需要選擇一個最小 150MHz 的 IF 頻率。要想找到一款採樣速率可超過 600Msps、同時具合理價格的 A/D 轉換器 (即使是 12 位解析度) 絕非輕而易舉。
  • 【世說設計】專家技術文章:《5G中分布式基帶單元功能的授時影響》
    GPS主要為導航設計,旨在為GPS系統的用戶提供三維定位數據,即經度、緯度和高度。為了實現高水平的空間定位精度,必須將衛星與極其精確的授時源同步,並且能夠再現該授時精度。GPS系統的天基原子鐘由美國海軍天文臺(USNO)同步。USNO與總部位於巴黎、負責全球範圍計時的國際標準組織國際計量局(BIPM)一起進行連續的測量,以確保與世界其他地區協調一致的時間。這種協調的世界時間或「絕對」時間被稱為「協調世界時」,更常用的說法是UTC。
  • 利用AD9958/AD9959多通道DDS實現相位相干FSK調製器的設計
    打開APP 利用AD9958/AD9959多通道DDS實現相位相干FSK調製器的設計 電子設計 發表於 2019-06-12 08:02:00
  • 用寬帶示波器進行雷達信號的矢量分析
    雷達接收機(Receiver)把雷達回波下變頻到中頻,通過脈衝壓縮濾波器(Pulse Compression Filter)後,脈衝被壓縮,壓縮的脈衝經過基帶變換器(Synchronous I/Q Detector)變成基帶I與Q信號後使用ADC進行模數轉換,轉換後的數位訊號被送到信號處理機進行數位訊號處理和分析。