惡劣工作環境中的開關和多路復用器 設計考慮

　　閂鎖

 

　　什麼是閂鎖狀況？

　　閂鎖可以定義為因觸發寄生器件而在供電軌之間構建出低阻 抗路徑。閂鎖發生CMOS器件中：本徵寄生器件構成PNPN SCR結構，當兩個寄生基極-發射極之一瞬態發生正向偏置時 就發生閂鎖（圖 12）。而SCR導通則導致電源之間持續短路。 觸發閂鎖狀況的後果非常嚴重：在「最好」情況下，它會導致器件出現故障，需要上電周期來將器件恢復到正常工作模式； 在最差情況下，如果電流未受到限制，器件（還有電源）會受到破壞。

 

　　

　　圖12.寄生 SCR 結果：a）器件 b）等效電路

 

　　前文所述的故障和過壓狀況都是觸發閂鎖狀況的常見原因。如果模擬或數字輸入端的信號超過電源電壓，寄生電晶體即會導通。該電晶體的集電極電流會造成第二個寄生電晶體的基極發射極上出現電壓降低，而使第二個電晶體導通，導致電源之間出現自持續路徑。圖 12（b）清楚地顯示了 Q1 和 Q2 之間形成的SCR電路結構。

　　這類事件段時間就可以觸發閂鎖。短暫的瞬變、尖峰或ESD事件可能就足以導致器件進入閂鎖狀態。

　　此外，如果電源電壓超過器件的絕對最大額定值，則可導致內部PN結擊穿並觸發 SCR。

　　第二種觸發機制是當電源電壓升至足以擊穿一個內部PN結並向SCR注入電流。

 

　　處理閂鎖狀況的最佳方式是什麼？

 

　　針對閂鎖的保護方法包括推薦用於解決過壓狀況的相同保護方法。通過在信號路徑中添加限流電阻、對電源添加肖特基二 極管以及在電源上串聯二極體（如圖8和圖9中所示），這些都可幫助阻止電流流過寄生電晶體，從而防止SCR的觸發。

　　具有多個電源時，開關可能還存在上電時序問題，處理不當就可能超過其絕對最大額定值。不恰當的上電時序可導致內部二極體導通並觸發閂鎖。通過在電源之間連接外部肖特基二極體，可確保當開關上施加有多個電源時，VDD始終位於這些電源的二極體壓降（對於肖特基二極體，為 0.3 V）範圍內，從而防止違背最大額定值，因而可有效防止出現SCR傳導。

 

　　預防措施有哪些？

 

　　As an作為外部保護電路的備選方案，一些IC採用外延層工藝製造， 該工藝可增加SCR結構中的襯底和N井之間的電阻。電阻增加 意味著，遇到更惡劣的應力才會觸發SCR，從而使器件比較不容易受到閂鎖影響。ADI公司的iCMOS®工藝就是一個例子，該工藝催生了 ADG121x， ADG141x， 和 ADG161x 開關/多路復用器系列。

　　對於需要防閂鎖型解決方案的應用，採用溝道隔離技術的新款開關和多路復用器能夠保證工作電壓高達±20 V的高壓工業應用不會發生閂鎖現象。ADG541x和ADG521x系列器件針對易於發生閂鎖現象的儀器儀表、汽車應用、航空電子和其它惡劣環境而設計。該工藝在各CMOS開關的N溝道和P溝道電晶體之間放置一個絕緣氧化物層（trentch）。該氧化物層在器件之間提供垂直和水平方向上的完全隔離。因此，電晶體之間的寄生PN結被消除，從而生產出完全不會發生閂鎖效應的開關電路。

 

　　

　　圖13.閂鎖防護中的溝道隔離

 

　　行業慣例是根據在內部寄生電阻發展出足以維持閂鎖條件的壓降之前該過壓條件下 I/O 引腳扇入扇出的過電流量，劃分輸入和輸出對閂鎖的敏感性性。

　　一般認為100 mA足夠。ADG5412防閂鎖系列中的器件可以在 1-ms 脈衝上耐受±500 mA 而不發生失效。ADI公司的閂鎖測 試是根據 EIA/JEDEC-78（IC 閂鎖測試）來執行的。

 

　　ESD—靜電放電

 

　　什麼是 ESD事件？

　　通常來說，ESD是器件上一種最為常見的電壓瞬變現象，具體 定義為「帶有不同電勢差的兩個物體之間發生的單次快速高電流靜電電荷轉移」。這種現象非常常見：當我們從地毯等絕緣 表面上走過時，電荷即會不斷積累，之後如果接觸設備的接地部分，即會通過設備產生瞬間的高電流放電。

　　ESD 事件產生的高壓和高峰值電流會損壞 IC。其對模擬開關 的影響包括可靠性隨時間推移而降低、開關性能下降、溝道漏 電流增加或器件完全失效。

　　在 IC 生命周期的任何階段中，無論從製造到測試，還是在搬 運、OEM 用戶和最終用戶操作過程中，都可能會發生 ESD 事 件。為了評估 IC 對各種 ESD 事件的魯棒性，確定了對下列仿真應力環境進行建模的電子脈衝電路：人體模型 （HBM）、感應 放電模型 （FICDM）和機器放電模型 （MM）。

　　處理 ESD事件的最佳方式是什麼？

　　在生產、組裝和儲存過程中，可以採用維持靜電安全工作區域等 ESD 防護方法來避免累計任何電荷。這類環境及其中的工作人員通常可以進行仔細控制，但之後器件所用於的環境可能就無從加以控制。

　　模擬開關 ESD 保護電路通常採用在模擬及數字輸入端和源極之間放置二極體的形式，而電源保護電路也是採用在源極之 放置二極體的形式，如圖 14 所示。

 

　　

　　圖14.模擬開關ESD保護電路

 

　　保護二極體可以將電壓瞬變箝位並將電流導向源極。這類保護器件的缺點是它們會在正常工作時向信號路徑中增加電容和 漏電流，而這點可能是有些應用中所不希望的。

　　對於需要更強 ESD 事件保護的應用，通常可以採用齊納二極體、金屬氧化物壓敏電阻（MOV）、瞬態電壓抑制器（TVS）和二 極管等分立器件。不過，這些器件會在信號線路上造成電容和漏電流增加，因此可能導致信號完整性問題；這意味著設計人員需要仔細考量，並在性能和可靠性之間進行權衡。

　　預防措施有哪些？

　　ADI公司的大多數開關/多路復用器產品都滿足至少±2 kV的 HBM水平要求，有些器件在性能方面更進一步，HBM額定值 高達±8kV。 ADG541x 系列器件的HBM指標為±8-kV、FICDM指標為±1.5-kV和MM指標為±400-V，實現高壓性能和高ESD防 護性能的完美結合，是業界當之無愧的領軍產品。

 

　　總結

 

　　當開關或多路復用器輸入來自遠程信號源時，發生故障的可能性更大。系統上電時序設計不當或系統熱插拔都可能導致過壓。在惡劣的電氣工作環境中，若未採取保護措施，因連接欠佳或感性耦合導致的瞬變電壓可能會損壞元件。此外，出現電源連接丟失而開關輸入端仍然連接至模擬信號這樣的電源失效時，也會發生故障。這些故障狀況可能造成重大損壞，並導致高昂的維修成本。雖然可以採用多種保護設計技術來解決這 些故障，但是成本和電路板空間會增加，並且通常需要對開關性能做出權衡取捨；而且即使是實施外部保護電路，也並不是始終都可以保護下遊電路。而模擬開關和多路復用器通常是最容易面臨各種故障條件的電子元件，因此必須了解這些器件在遇到超過絕對最大額定值的狀況時的行為，這點非常重要。

　　一些開關/多路復用器產品（如此處提到的器件）內部集成有保護電路，讓設計人員無需採用外部保護電路，從而減少了電路板設計中的元件數量和成本。在高通道數應用中，節省將更為顯著。

　　最終，通過採用具有故障保護、過壓保護、抗閂鎖和高 ESD 額定值的開關，將可得到符合工業要求的高可靠性產品，讓客戶和最終用戶更為滿意。

 

　　作者簡介

　　Michael Manning ［[e-mail]］ 畢業於愛爾蘭戈爾韋國立大學，獲得應用物理和 電子工程碩士學位。他於 2006 年加入ADI公司， 任職於愛爾蘭利默裡克的開關/多路復用器部門。 在此之前， Michael曾作為一名設計和應用工程師 在日本和瑞典ALPS電氣的汽車應用部門工作過五年。