一款高性能共源共柵運算放大器設計

2021-01-10 電子產品世界

摘要：基於CSMC0．5μm標準CMOS工藝，採用復用型摺疊式共源共柵結構，設計一種摺疊式共源共柵運算放大器。該電路在5V電源電壓下驅動5pF負載電容，採用Cadence公司的模擬仿真工具Spectre對電路進行仿真。結果表明，電路開環增益達到了71．7 dB，單位增益帶寬為52．79 MHz，開環相位裕度為60．45°。

本文引用地址：http://www.eepw.com.cn/article/186380.htm

關鍵詞：CMOS工藝；摺疊式共源共柵；運算放大器；Spectre

運算放大器是模擬電路中最重要和最通用的單元電路之一，同時也是許多模擬系統和數／模混合信號系統中的一個完整模塊。運放具有足夠大的正向增益，當加負反饋時，閉環傳輸函數與運算放大器的增益幾乎無關。利用這個原理可以設計很多有用的模擬電路和系統。對運算放大器最主要的要求是有一個足夠大的開環增益以符合負反饋的概念。模擬電路的速度和精度與運算放大器的性能有關，為了得到更快的速度和更高的精度，要求運算放大器具有更寬的單位增益帶寬和更高的直流電壓增益。

目前常見的幾种放大器結構包括兩級運算放大器、套筒式共源共柵放大器以及摺疊共源共柵運放等。兩級運放的輸出擺幅在各种放大器結構中是最大的，然而其主要缺點是頻率特性差；套筒式運放在各种放大器結構中功耗最低、頻率特性好、速度高和帶寬大，但該電路的信號共模輸入範圍和輸出擺幅太小；摺疊式共源共柵運算放大器具有增益帶寬大、低頻增益高、擺幅大、速度高、頻率特性好等諸多優點，得到廣泛應用。R Assaad等人提出的復用型摺疊式共源共柵(Recycling Folded Cascode，RFC)結構比摺疊共源共柵運算放大器具有更高的增益帶寬、低頻增益和擺率，同時並不增加功耗和設計面積。本文利用復用型摺疊式共源共柵單級運放結構，在5 V電壓下驅動5 pF負載電容，設計了一個單級運放。使增益帶寬為52．79 MHz，低頻開環增益為71．7 dB，相位裕度為60．45°，相比文獻中的摺疊式共源共柵運算放大器的增益帶寬4．05 MHz，提高了約13倍；低頻開環增益為43．5 dB，提高了28 dB；相位裕度為59°，而相位裕度在60°以上系統趨於穩定，所以該復用型摺疊式共源共柵單級運放結構系統穩定性上也有一定改善。

1 電路分析以及設計

1．1 摺疊式共源共柵運算放大器電路分析

文獻中的摺疊式共源共柵運算放大器的輸入級均採用差分放大器的電路結構，選用輸入管時，一般採用PMOS管，整個電路的結構如圖1所示。

圖1(a)為偏置電路，I1和I2是基準電流，偏置電路提供主電路中所用的所有偏置電壓，在實際中為了滿足匹配，偏置電路中管子長度應該與運放中相應的管子的長度相等。圖1(b)為運放主結構，其中M0為摺疊共源共柵運放的輸入管提供偏置電流。M1，M2為PMOS差分輸入管，M5，M6與M1，M2形成輸入共源共柵管，M7，M8，M9，M10構成的共源共柵鏡把雙端輸出轉化成單端輸出，並提高了輸出阻抗，有益於提高增益。

1．2 RFC電路設計及分析

新型的復用型摺疊式共源共柵運算放大器是從文獻中摺疊式共源共柵運算放大器的基礎上改進而來。如圖2的復用型摺疊式共源共柵運算放大器主電路中，文獻中摺疊式共源共柵運算放大器的M1，M2被分成M1a，M1b，M2a，M2b，流過每個管子的電流為IO／2。M3，M4被分成電流鏡M3a，M3b和M4a，M4b，比率為3：1，這種電流鏡的跨接確保了小信號電流來源於M5，M6的源端，M11，M12的輸入電壓大小與M5，M6相同，設計管子寬長比尺寸一樣，M11，M12維持了M3a，M3b，M4a，M4b漏電勢，幫助改善它們之間的匹配性。

圖2中左邊部分為偏置電路，其中Vbp1為M0管提供偏置電流，Vbp2為M7，M8提供偏置電壓。Vbn2為M5，M6，M11，M12提供偏置電壓。I1，I2為外部引入的基準電流。在引入I2後，流過M1，M14，M15，M16的電流相同，根據電流公式，寬長比與Von(過驅動電壓)成反比，調節寬長比使|Von|在120～400 mV之間，很容易就能得到Vbp1。計算Vbp1，Vbp2的方法相同。在電路進行DC仿真時，M1和M13工作在線性區。

為了證明復用型摺疊式共源共柵運算放大器相比文獻中摺疊式共源共柵運算放大器具有的優越性，在分析電路時，假定所有管子工作在飽和區，飽和區電流公式為：

首先分析兩種電路的低頻增益，低頻增益的公式為：Av=GmR0。在摺疊式共源共柵運算放大器運放中：GMFC=gm1；復用型摺疊式共源共柵運算放大器中：GMRFC=4gm1a，考慮到M1的尺寸是M1a的2倍，由公式Gm=2I／(VGS-VTH)可知，gm1=2gm1a，在相同的輸出電阻情況下，2倍的輸入跨導，大約會給運放帶來6 dB的增益提升。在兩個運放的輸出電阻分析中，由運放主電路的右邊電路的小信號模型有：

ROFC=gm6 rds6(rds2‖rds4)‖gm8 rds8 rds10 (2)

RORFC=gm6 rds6(rds2a‖rds4a)‖gm8 rds8 rds10 (3)

假設其他參數相同的條件下，由公式rds=1／(λID)可知，RORFC比RRFC大。因此，復用型比傳統型摺疊式共源共柵運放在低頻增益上有8～10 dB的提升。

低頻增益和帶寬的乘積叫做增益帶寬(GBW)，目前它是放大器的品質因數，也是放大器的最重要的指標。在增益開始下降的那一點稱為帶寬BW或者-3 dB頻率，它由輸出電阻R與負載電容C的乘積所得的時間常數決定。在電路設計中，帶寬公式為：

其中gm1=2gm1a，從公式可以看出GBWRFC比GBWFC要大很多。在設計復用型摺疊式共源共柵運算放大器時，要使其穩定工作，其相位裕度(PM)要保證在60°以上。公式為：

漏電開關相關文章:漏電開關原理

相關焦點

  • 一種高電流效率套筒式共源共柵運算放大器的設計
    同傳統對稱套筒式共源共柵運算放大器相比，在相同 的帶寬和輸入跨導情況下，非對稱套筒式共源共柵結構具有更高的電流利用效率，該結構能夠減小放大器的 尺寸和功耗，同時不影響放大器的增益和輸出擺幅。基於Cadence Spectre對電路進行了仿真驗證，仿真結果表 明，非對稱套筒式共源共柵結構具有接近單端放大器的電流利用效率。
  • 一種帶有增益提高技術的高速CMOS運算放大器設計
    摘要：設計了一種用於高速ADC中的高速高增益的全差分CMOS運算放大器。因此，各種高性能模擬或混合集成電路如∑-△調製器、開關電容濾波器和流水線A／D轉換器中的高性能運算放大器的研究已成為當今的熱點。速度和精度是模擬集成電路中均很重要的性能指標，前者需要器件有大的帶寬，短溝道以及單極點系統設計；後者則需要在小偏置電流、長溝道、多級放大器設計的同時實現高增益。
  • 高增益低功耗CMOS運算跨導放大器的設計
    本文設計了一種在12位精度、80MHz採樣率的ADC中負責採樣保持的核心電路－運算跨導放大器(OTA)。本文引用地址：http://www.eepw.com.cn/article/258915.htm運放結構的選擇 　　根據ADC的要求可以推算出運放的性能指標，如表1所示，據此可以選擇運放的結構。
  • 採樣保持電路中全差分運算放大器的設計與仿真
    摘要：本文設計了一種全差分運算放大器，對運算放大器的AC 特性和瞬態特性進行了仿真分析和驗證。該運放採用摺疊式共源共柵結構、開關電容共模反饋（SC-CMFB）電路以及低壓寬擺幅偏置電路，以實現在高穩定下的高增益和大輸出擺幅。在Cadence 環境下，基於CSMC 0.6um 工藝模型，進行了仿真分析和驗證。結果表明，運算放大器滿足設計要求。
  • 一種寬帶軌對軌運算放大器設計
    一種寬帶軌對軌運算放大器設計 王怡倢,李會方,溫 發表於 2011-09-05 14:12:09 設計了一種寬帶軌對軌運算放大器，此運算放大器在3.3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定
  • 用於Sigma-Delta調製器的低電壓跨導運算放大器
    這裡設計了一種適用於高階單環Sigma-Delta調製器的全差分摺疊式共源共柵跨導運算放大器。該跨導運算放大器採用經典的摺疊式共源共柵結構。帶有一個開關電容共模反饋電路。運算放大器使用SIMC O．18μm CMOS混合信號工藝設計，使用Spectre對電路進行整體仿真，仿真結果表明，負載電容為5 pF時，該電路直流增益可達72 dB、單位增益帶寬91．25MHz、相位裕度83．35°、壓擺率35．1 V／μs、功耗僅為1．41 mW。
  • 一種恆跨導CMOS運算放大器的設計
    摘要：設計了一種寬帶軌對軌運算放大器，此運算放大器在3．3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定。
  • 一種受溫度影響較小的運算放大器
    在很多功率電路中，對運算放大器的溫度特性要求很高。例如，應用於功率放大器控制電路中的運算放大器，由於功率放大器是大功率器件，自身消耗的功率大，將導致功率放大器晶片的溫度變化很大。因此要求控制電路中運算放大器的增益、穩定性等受溫度影響要小。　　1 運算放大器的結構選擇　　運算放大器有很多種結構，按照不同的標準有不同的分類。
  • 一種高速低壓用增益增強型運算跨導放大器設計
    0 引言 在高性能模擬集成電路，諸如開關電容濾波器、∑-△調製器和流水線A／D轉換器中，常常需要高直流增益、高單位增益帶寬的運放來同時滿足系統對精度與速度的要求
  • 基於跨導放大器的電流模式積分單元的設計
    跨導放大器是電流模電路的基本單元。基於跨導放大器的電流模積分器可以實現電流到電流的積分轉換。同時可應用於各種集成濾波電路的設計。在此採用0．18μm CMOS仿真工藝，使用共源共柵結構設計一款供電電壓為1．8 V的高增益低功耗的跨導放大器，採用具有PTAT基準電流源的偏置電路，使用HSpice進行優化設計，並將此放大器應用於電流模式積分單元的電路仿真。
  • NMOS集成運算放大器
    NMOS集成運算放大器中的器件全由NMOS FET構成，它分成E/E型（全由增強型NMOS FET構成）和E/D型（由增強型和耗盡型NMOS FET構成）兩類。
  • 跨導放大器實現電流模式積分單元
    1 電流模積分器原理　　運算跨導放大器(Operat-ional Transconductance Amplitier，OTA)是通用性很強的器件。它在增益可控放大器、濾波器和電流模式的模擬信號處理系統中應用非常廣泛。
  • 運算放大器的噪聲分析與設計
    D類音頻功率放大器中，前置運算放大器是一個比較重要的模塊，它位於整個拓撲結構中的前面，完成輸入信號源的加工處理，或者實現放大增益的設置，或者實現阻抗變換的目的，使其和後面功率放大級的輸入靈敏度相匹配；前置放大器獲得並穩定輸入音頻信號，並確保差動信號，設計時需要儘量減小其等效輸入的閃爍噪聲及熱噪聲
  • 集成運算放大器設計
    模擬集成電路用於模擬信號的產生和處理，其種類繁多，包括集成運算放大器、集成模擬乘法器、集成鎖相環、集成功率放大器、集成穩壓電源、集成寬帶放大器、集成數模和模數轉換電路等。其中集成運放是技術功能的通用性最大、應用最廣泛、以展最快、品種與數量最多的一種線性集成電路。
  • 運算放大器的作用
    接下來我們就看一下運算放大器的作用到底有哪些吧。本文引用地址：http://www.eepw.com.cn/article/271510.htm　　運算放大器，簡稱運放，是具有很高放大倍數的電路單元。運算放大器是運用得非常廣泛的一種線性集成電路。
  • 德州儀器推出了超小型運算放大器和低功率比較器 可改善電子產品性能
    想利用世界超小型放大器和比較器設計高性能系統？ 近日，德州儀器推出了超小型運算放大器（op amp）和低功率比較器，佔用空間僅為0.64mm2。作為首款使用X2SON封裝的放大器，TLV9061運算放大器與TLV7011系列比較器能夠幫助工程師減少系統尺寸及成本，同時在多樣的物聯網、個人電子及工業應用中保持高性能，具體包括手機、可穿戴設備、光學模塊、電機驅動、智能電網和電池供電系統等。
  • 高性能低功耗的採樣保持電路的設計與實現
    Vdac(D)·Cfs    (3) 由於PH和PSA兩個相位運算放大器的輸入始終處於虛地狀態，根據電荷守恆Q2=Q3，得到當Cff=Cfs時，就實現了1.5 bit／級MDAC的減法、放大功能。 3 運算放大器的設計 運算放大器是本設計的最核心部分。運算放大器採用帶增益提升的套筒式共源共柵結構，這是由於所需增益比較大(大於80 dB)，單級放大器達不到所需的增益，而採用兩級結構會出現相位的補償問題，並且功耗也比較大，所以本設計選擇帶增益提升的套筒共源共柵運算放大器如圖4。由於本設計的運放在兩個時鐘狀態下都要工作，其開關共模反饋結構如圖5所示。
  • 如何高效選擇和使用精密運算放大器
    前端信號調理系統設計時，相較於分立式解決方案，設計人員往往更傾向於使用應用廣泛的大規模高集成度數據採集 IC，以降低成本和時間並縮小尺寸和物料清單 (BOM)。不過，在高性能測試、測量和儀表系統等應用中，設計人員也可以考慮使用分立式運算放大器連接專用傳感器作為關鍵前端組件。
  • 關於PWM型D類音頻功率放大器的設計
    本文設計的D 類音頻功率放大器主要基於以下三個方面考慮：保證高保真度、提高效率和減小體積。文章設計了一款工作於5V 電源電壓並採用PWM 來實現的D 類音頻功率放大器，整個系統包含了輸入放大級、誤差放大器、比較器、內部振蕩電路、驅動電路、全橋開關電路及基準電路。
  • 運算放大器裡面是什麼
    1．通用型運算放大器：就是以通用為目的而設計的。這類器件的主要特點是價格低廉、產品量大面廣，其性能指標能適合於一般性使用。 　　2．低溫漂型運算放大器：在精密儀器、弱信號檢測等自動控制儀表中，總是希望運算放大器的失調電壓要小且不隨溫度的變化而變化。低溫漂型運算放大器就是為此而設計的。