高增益低功耗CMOS運算跨導放大器的設計

2020-12-05 電子產品世界

引言

　　隨著電子技術的進步，數位電視也得到了迅猛發展，其中視頻數字編解碼晶片是它的核心部件，而ADC又是影響其性能的關鍵模塊，因此設計高性能的模擬前端ADC成為Ic設計的挑戰。本文設計了一種在12位精度、80MHz採樣率的ADC中負責採樣保持的核心電路－運算跨導放大器(OTA)。

本文引用地址：http://www.eepw.com.cn/article/258915.htm


運放結構的選擇

　　根據ADC的要求可以推算出運放的性能指標，如表1所示，據此可以選擇運放的結構。

　　目前常見的三種基本的運算放大器結構如圖所示。圖 1(a)是簡單的兩級運放，它具有火的輸出擺幅2(Vdd-2Vds，sat)，但頻率特性差，一般用Miller法補償，使得相位裕度變小，但會導致電路穩定性變差。另一種改進的補償方式是增加調零電阻R2=l／Cc(1／gmb－R)，但由於工藝的不穩定性，難以得到精確的電阻值。圖1(b)是套筒式運放，整個電路可以看成是單極點系統，無需補償，因此頻率特性好；又因為它只有2條主支路，因此功耗低，但輸入／輸出擺幅小。圖1(c)是摺疊式共源共柵結構，它改進了套筒式輸入／輸出擺幅小的缺點，但存在4條主支路，功耗大且穩定性變差。綜上所述，本文結合圖l(b)、(c)的優點，設計了全差分套筒式增益增強型運放，如圖2所示，它能滿足高增益帶寬、低功耗等設計要求。

電路原理分析

增益倍增

　　為了提高增益，在共源共柵結構上附加輔助運算放大器，如圖3所示，可以增強共源共柵效應。輔助運放的放大倍數為Aadd，通過減小由輸出到輸入管漏極的反饋，輸出可增大Aadd。倍，也即等效於：Rout≈(gm2rds2(Aadd+1)+1)rdsl+rds2。其中，g m2是M2管跨導，rds1與rds2：分別為Ml與M2的輸出阻抗。因此電路的直流增益也會增大同樣的倍數，Av=gm1Rout≈-gm1rds2 (gm2rds2((Aadd+1)+1)。

　　同理，給圖2中的套筒式主運放加上輔助運放後，其直流增益可提高為Av=-gm1［（gm5rds5 rds7 (Aadd_p)// （gm3rds3 (rds9// rds1) Aadd_n)分別是輔助運放Aadd_n和Aadd_p。的放大倍數。圖4中示了n型輔助運放A_p的結構。
p型輔助放A_n用於推進主運放的M 3、M4管，n型輔助運放A_p．用於推 進主運放的M5、M6管。輔助運放採用摺疊式結構，不需要太快的速度和建立時間，因此其尾電流取為主運放的l／10，大大降低了整個電路的功耗和面積。

頻率響應分析

　　圖2中全差分套筒式共源共柵運放的主極點在P．點，頻率為Wpl=－l／RoutCL；次極點位於P2或P3點。通常由於p管的遷移率比n管的遷移率小，因此p管的過驅動電壓較大，導致寬長比W／L。也較大，即P2點的電容比P3的電容大。因此可以認為P2點為次主極點，wP2=-gm5／cp，其中gm5為M5管的跨導，Cp主要包括M5管的柵源電容c。。和M3管的柵漏電容Ggd。而主運放的單位增益頻率為WU＝gm1/CL。，其中gm1為M1管的跨導。當加入輔助運放時，附加的增益部分與M5管形成閉環，若附加增益部分速度太快，電路就可能變得不穩定。又因為輔助運放增加了一對零極點Wdoiblet，如果設計不好，就會嚴重影響運放的建立特性。因此應使這對零極點儘量靠近，並且儘量遠離主運放的單位增益頻率，同時還要小於主運放的次主極點，即：βWU Wdoublet WP，其中β是閉環反饋係數。

主運放和輔助運放的設計方法

　　在設計套筒式共源共柵主運放時，首先根據最大輸出擺幅的要求，分配過驅動電壓Vod並設置靜態工作點。由圖可得：Vout．max＝Vdd一(|Vod7|+|Vod5 |)，Vout．min＝Wod9+Voal+Vod3，設輸出擺幅為1.5V，則|Vod7|+|Vod5 |+Vod9+V0d1+Vod3=3.3－1.5=1.8V，由於p管M7、M5的遷移率低，給它們均分配0.45V的過驅動電壓，剩餘的平均分配給M9、M1、M3各0.3V。再由閥值電壓公式Vgs=Vt+Vod知：允許的最小輸入共模電平等於Vgsl+Vod9=1V，VBl的最小值為Vgs3+Vodl+Vod9=1.3V，Vod5的最大值為：VDD－(|Vgs5+Vod7|)=1.6V。因此，綜合考慮合理設置其偏置電壓VB4、VIN VG3、VG5、VBl分別為：0.8V、1.2V、1.79V、1．6V、2.21V。

　　在進行電路設計時，首先需要手工估算寬長比W／I。，這可以根據C M 0 S管飽和電流公式IDS=Kn(W／L一)(VGs一VTN)2(1+λVDS)得到，式中器件跨導參數

　　其中COX為單位面積的氧化層電容，N為襯底摻雜濃度，Un為n溝道器件的表面遷移率。同理可計算P管參數。

　　摺疊式共源共柵輔助運放的設計方法如表2所示，其中設寬長比Sn=(W／L)n。

仿真驗證和結論

　　在Cadence的Spectre平臺下，本設計採用TSMc公司的0.35μmCM0s工藝模型，在3.3V電源電壓下，分別在tt(典型)、sr(慢NMOS，快PMOS)、ff(快NMOS，快PMOS)3種工藝條件下對所設計的運放進行了仿真。仿真結果表明，本文採用的增益增強型套筒式共源共柵結構的全差分cM0s運算放大器具有llOdB的直流開環增益，320MI-Iz的增益帶寬，65。的相位裕度，壓擺率大於200V／lxs，建立時間小於6ns，功耗小於5.7mW。

結語

　　本文對增益提高技術的原理和全差分套筒式共源共柵運算放大器進行了分析，在此基礎上設計了一個帶增益提升的全差分摺疊式共源共柵運算放大器，它能有效地提高增益，同時對運算放大器的速度及穩定性等影響很小。因此，該運放達到了設計性能的要求，可以運用於高速、高精度的ADC等。

相關焦點

  • 基於跨導放大器的電流模式積分單元的設計
    跨導放大器是電流模電路的基本單元。基於跨導放大器的電流模積分器可以實現電流到電流的積分轉換。同時可應用於各種集成濾波電路的設計。在此採用0．18μm CMOS仿真工藝，使用共源共柵結構設計一款供電電壓為1．8 V的高增益低功耗的跨導放大器，採用具有PTAT基準電流源的偏置電路，使用HSpice進行優化設計，並將此放大器應用於電流模式積分單元的電路仿真。
  • 低電壓、恆定增益、Rail-to-RailCMOS運算放大器設計
    本文設計了一種低電壓、恆定增益、Rail-to-Rail的CMOS運算放大器結構,這種結構具有以下特點：1)具有Rail-to-Rail的輸入和輸出;2)在整個共模輸入範圍內具有恆定的增益; 3)具有驅動低阻抗的能力; 4）具有較大的增益帶寬乘積等等。
  • 一種恆跨導CMOS運算放大器的設計
    摘要：設計了一種寬帶軌對軌運算放大器，此運算放大器在3．3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定。
  • 用於Sigma-Delta調製器的低電壓跨導運算放大器
    這裡設計了一種適用於高階單環Sigma-Delta調製器的全差分摺疊式共源共柵跨導運算放大器。該跨導運算放大器採用經典的摺疊式共源共柵結構。帶有一個開關電容共模反饋電路。運算放大器使用SIMC O．18μm CMOS混合信號工藝設計，使用Spectre對電路進行整體仿真，仿真結果表明，負載電容為5 pF時，該電路直流增益可達72 dB、單位增益帶寬91．25MHz、相位裕度83．35°、壓擺率35．1 V／μs、功耗僅為1．41 mW。
  • 採用跨導運算放大器的可變帶寬低通濾波器設計
    討論分析了跨導放大器-電容(OTA—C)連續時間型濾波器的結構、設計和具體實現，使用外部可編程電路對所設計濾波器帶寬進行控制，並利用ADS軟體進行電路設計和仿真驗證。
  • 一種帶有增益提高技術的高速CMOS運算放大器設計
    摘要：設計了一種用於高速ADC中的高速高增益的全差分CMOS運算放大器。關鍵詞：運算放大器；摺疊式共源共柵；高速度；增益提高；三支路電流基準 隨著當今集成電路技術遵從摩爾定律的快速發展，在深亞微米級甚至納米級工藝下電源電壓及MOS管特徵尺寸不斷降低，器件的諸多性能已達到瓶頸。
  • 軌到軌輸出CMOS運算放大器LM6211的性能特點及應用範圍
    打開APP 軌到軌輸出CMOS運算放大器LM6211的性能特點及應用範圍 中電網 發表於 2020-12-30 10:05:00
  • 一種寬帶軌對軌運算放大器設計
    一種寬帶軌對軌運算放大器設計 王怡倢,李會方,溫 發表於 2011-09-05 14:12:09 設計了一種寬帶軌對軌運算放大器，此運算放大器在3.3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定
  • 跨導放大器實現電流模式積分單元
    跨導放大器是電流模電路的基本單元。本文基於0.18μm CMOS工藝仿真設計一個基於OTA的低功耗，高增益的電流模式積分單元。並採用HSpice軟體對電路進行仿真。　　1 電流模積分器原理　　運算跨導放大器(Operat-ional Transconductance Amplitier，OTA)是通用性很強的器件。它在增益可控放大器、濾波器和電流模式的模擬信號處理系統中應用非常廣泛。
  • 跨導放大器的設計考慮
    採用電壓反饋放大器 (VFA) 來設計一個優質的電流到電壓 (跨導放大器) 轉換器是一項重大的挑戰。本文將會探討一個用 345 MHz 的軌到軌輸出，電壓反饋放大器 (例如是美國國家半導體的 LMH6611)來實現的簡單 TIA 設計，並提供 TIA 設計所必需的信息，討論 TIA 的補償和性能結果，以及分析 TIA 輸出端的噪聲。
  • 0.6 V CMOS軌至軌運算放大器
    摘要：為適應低壓低功耗設計的應用，設計了一種超低電源電壓的軌至軌CMOS運算放大器。採用N溝道差分對和共模電平偏移的P溝道差分對來實現軌至軌信號輸入。
  • 一種高速低壓用增益增強型運算跨導放大器設計
    1 運放的設計和優化1．1 運放的結構選擇 目前流行的運算跨導放大器(OTA)結構中，套筒結構有最好的性能，但輸出擺幅 受限，不適合用於低壓設計。摺疊共源共柵結構有更大的輸出擺幅以及可以使輸入和輸出短接，共模輸入電平更容易選取，所以得到了廣泛的應用。本運放採用摺疊共源共柵結構，總電路如圖1所示。
  • 一種低電壓、低功耗模擬電路設計簡介
    2 襯底驅動跨導運算放大器基於襯底驅動技術的跨導運算放大器的結構如圖3所示，由兩級構成[5-6],第一極由襯底驅動差分級構成，此差分級以PMOS設備M1、M2作為輸入，電流鏡M3、M4作為主動負載;第二極是一個簡單的CMOS到相級，它以M6作為驅動管M7作為主動負載。
  • 基於SOC應用的運算放大器IP核設計
    摘要：基於SOC應用，採用TSMC 0.18μm CMOS工藝，設計實現了一個低電壓、高增益的恆跨導軌到軌運算放大器運算放大器是模擬電路中最重要的電路單元之一，廣泛應用於如數/模、模/數轉換器和開關電容電路中[1-2]。隨著電源電壓的不斷降低，為了提高動態範圍，軌到軌（Rail to Rail）設計變得十分重要。
  • 使用跨導運算放大器的乘法器除法器
    使用跨導運算放大器的乘法器除法器
  • 高速電流反饋運算放大器
    注意，反相輸出阻抗極低(一般為10至100 Ω)，這是低發射極電阻造成的(理想狀況下為零)。這是CFB與VFB運算放大器之間的一個基本差異，同時也CFB運算放大器的一個特性，使其具有了某些特有的優勢。Q1和Q2的集電極輸出驅動著電流鏡，而電流鏡則將反相輸入電流映射到高阻抗節點，分別表示為RT和CP。高阻抗節點由一個互補單位增益發射極跟隨器緩衝。
  • 一種高電流效率套筒式共源共柵運算放大器的設計
    同傳統對稱套筒式共源共柵運算放大器相比，在相同 的帶寬和輸入跨導情況下，非對稱套筒式共源共柵結構具有更高的電流利用效率，該結構能夠減小放大器的 尺寸和功耗，同時不影響放大器的增益和輸出擺幅。基於Cadence Spectre對電路進行了仿真驗證，仿真結果表 明，非對稱套筒式共源共柵結構具有接近單端放大器的電流利用效率。
  • 將運算放大器用作比較器時需要注意的事項
    （文章來源：潤石科技） 比較器和運算放大器電氣符號非常相像，都是有反相、同相兩個輸入端和一個輸出端的器件，輸出端的輸出電壓範圍一般在供電的軌到軌之間；同時比較器和運算放大器都具有低偏置電壓、高增益和高共模抑制比的特點。
  • 運算放大器的噪聲分析與設計
    D類音頻功率放大器中，前置運算放大器是一個比較重要的模塊，它位於整個拓撲結構中的前面，完成輸入信號源的加工處理，或者實現放大增益的設置，或者實現阻抗變換的目的，使其和後面功率放大級的輸入靈敏度相匹配；前置放大器獲得並穩定輸入音頻信號，並確保差動信號，設計時需要儘量減小其等效輸入的閃爍噪聲及熱噪聲
  • 一款高性能共源共柵運算放大器設計
    利用這個原理可以設計很多有用的模擬電路和系統。對運算放大器最主要的要求是有一個足夠大的開環增益以符合負反饋的概念。模擬電路的速度和精度與運算放大器的性能有關，為了得到更快的速度和更高的精度，要求運算放大器具有更寬的單位增益帶寬和更高的直流電壓增益。目前常見的幾种放大器結構包括兩級運算放大器、套筒式共源共柵放大器以及摺疊共源共柵運放等。