用於Sigma-Delta調製器的低電壓跨導運算放大器

2020-12-05 電子產品世界

摘要：跨導運算放大器是模擬電路中的重要模塊，其性能往往會決定整個系統的效果。這裡設計了一種適用於高階單環Sigma-Delta調製器的全差分摺疊式共源共柵跨導運算放大器。該跨導運算放大器採用經典的摺疊式共源共柵結構。帶有一個開關電容共模反饋電路。運算放大器使用SIMC O．18μm CMOS混合信號工藝設計，使用Spectre對電路進行整體仿真，仿真結果表明，負載電容為5 pF時，該電路直流增益可達72 dB、單位增益帶寬91．25MHz、相位裕度83．35°、壓擺率35．1 V／μs、功耗僅為1．41 mW。本設計採用1．8 V低電源電壓供電，通過對電路參數的優化設計，使得電路在低電壓條件下仍取得良好的性能，能滿足sigma Delta調製器高精度的要求。
關鍵詞：跨導運算放大器；摺疊式共源共柵；COMS；sigma-Delta調製器

本文引用地址：http://www.eepw.com.cn/article/187866.htm

在小尺寸、高性能、便攜的移動通訊和消費電子產品的需求飛速增長的帶動下，sigma-Delta型模數轉換器得到了更廣泛的研究和使用。Sigma-Delta模數轉換器具有對電路匹配精度要求很低，精度高等特點，以跨導運算放大器OTA(Operational Ttansconoluctance Amp-lifier)為核心的調製器是Sigma-Delta模數轉換器電路中的模擬電路部分。其結構選擇和電路參數設計都極大影響著整個模數轉換器所達到的速度和精度。
這裡提出了一種用於16位三階單環CIFB型Sigma-Delta調製器的全差分摺疊式共源共柵跨導運算放大器設計方案，其電路仿真結果顯示，該設計性能指標達到該調製器所需要求。

1 電路性能要求及結構參量
1．1 跨導運算放大器指標分析
運放的有限增益會引起相位偏移，從而將造成噪聲傳輸函數(NTF)的零點偏離正常位置。三階單環CIFB型Sigma-Delta調製器是用巴特沃茲三階濾波器實現的，這種結構的優點是對係數不敏感，允許係數和零極點位置。三階單環CIFB型Sigma-Delta調製器是用巴特沃茲三階濾波器實現的，這種結構的優點是對係數不敏感，允許係數和零極點存在較大的容差，因此對運放的增益要求較低。通常運放增益大於60 dB就不會影響調製器的性能。
積分器的輸出電壓需要一定的建立時間，一部分是非線性轉換時間tSR，取決於運放的壓擺率，另一部分是線性建壓時間tL，取決於運放的單位增益帶寬。為了防止諧波出現在輸出中，積分器的輸出必須在半個時鐘周期內建立

圖1為三階單環調製器行為級仿真模型，根據圖l的行為級綜合結果，只有OTA的壓擺率大於40 V／μs，單位增益帶寬大於50 MHz才能滿足式(1)的要求。

相關焦點

  • 低電壓、恆定增益、Rail-to-RailCMOS運算放大器設計
    本文設計了一種低電壓、恆定增益、Rail-to-Rail的CMOS運算放大器結構,這種結構具有以下特點：1)具有Rail-to-Rail的輸入和輸出;2)在整個共模輸入範圍內具有恆定的增益; 3)具有驅動低阻抗的能力; 4）具有較大的增益帶寬乘積等等。
  • 高增益低功耗CMOS運算跨導放大器的設計
    本文設計了一種在12位精度、80MHz採樣率的ADC中負責採樣保持的核心電路－運算跨導放大器(OTA)。本文引用地址：http://www.eepw.com.cn/article/258915.htm運放結構的選擇 　　根據ADC的要求可以推算出運放的性能指標，如表1所示，據此可以選擇運放的結構。
  • 採用跨導運算放大器的可變帶寬低通濾波器設計
    討論分析了跨導放大器-電容(OTA—C)連續時間型濾波器的結構、設計和具體實現，使用外部可編程電路對所設計濾波器帶寬進行控制，並利用ADS軟體進行電路設計和仿真驗證。
  • 一種高速低壓用增益增強型運算跨導放大器設計
    1 運放的設計和優化1．1 運放的結構選擇 目前流行的運算跨導放大器(OTA)結構中，套筒結構有最好的性能，但輸出擺幅 受限，不適合用於低壓設計。摺疊共源共柵結構有更大的輸出擺幅以及可以使輸入和輸出短接，共模輸入電平更容易選取，所以得到了廣泛的應用。本運放採用摺疊共源共柵結構，總電路如圖1所示。
  • 基於跨導放大器的電流模式積分單元的設計
    跨導放大器是電流模電路的基本單元。基於跨導放大器的電流模積分器可以實現電流到電流的積分轉換。同時可應用於各種集成濾波電路的設計。在此採用0．18μm CMOS仿真工藝，使用共源共柵結構設計一款供電電壓為1．8 V的高增益低功耗的跨導放大器，採用具有PTAT基準電流源的偏置電路，使用HSpice進行優化設計，並將此放大器應用於電流模式積分單元的電路仿真。
  • 跨導放大器的設計考慮
    採用電壓反饋放大器 (VFA) 來設計一個優質的電流到電壓 (跨導放大器) 轉換器是一項重大的挑戰。本文引用地址：http://www.eepw.com.cn/article/187339.htm　　圖 1 所示為一個用電壓反饋放大器構建的帶有光電二極體等效電容和運放輸入電容的 TIA 模型。
  • 跨導放大器實現電流模式積分單元
    跨導放大器是電流模電路的基本單元。本文基於0.18μm CMOS工藝仿真設計一個基於OTA的低功耗，高增益的電流模式積分單元。並採用HSpice軟體對電路進行仿真。　　1 電流模積分器原理　　運算跨導放大器(Operat-ional Transconductance Amplitier，OTA)是通用性很強的器件。它在增益可控放大器、濾波器和電流模式的模擬信號處理系統中應用非常廣泛。
  • 使用跨導運算放大器的乘法器除法器
    使用跨導運算放大器的乘法器除法器
  • 寬帶運算跨異放大器OPA660
    摘要：介紹了Burr-Brown公司生產的寬帶運算跨導放大器OPA660的特性和工作原理，分析了它的三種基本組態以及與三極體電路的異同，對使用中的具體問題作了說明，並介紹了二個典型的應用電路。本文引用地址：http://www.eepw.com.cn/article/226473.htm 關鍵詞：運算跨導 電壓控制電流源 自動增益控制 OPA660 1 概述 OPA660是一個可靈活設計成高性能視頻、射頻和中頻電路等寬帶系統的單片集成放大器。
  • 一種恆跨導CMOS運算放大器的設計
    摘要：設計了一種寬帶軌對軌運算放大器，此運算放大器在3．3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定。
  • 高速電流反饋運算放大器
    注意，反相輸出阻抗極低(一般為10至100 Ω)，這是低發射極電阻造成的(理想狀況下為零)。這是CFB與VFB運算放大器之間的一個基本差異，同時也CFB運算放大器的一個特性，使其具有了某些特有的優勢。Q1和Q2的集電極輸出驅動著電流鏡，而電流鏡則將反相輸入電流映射到高阻抗節點，分別表示為RT和CP。高阻抗節點由一個互補單位增益發射極跟隨器緩衝。
  • 一種寬帶軌對軌運算放大器設計
    一種寬帶軌對軌運算放大器設計 王怡倢,李會方,溫 發表於 2011-09-05 14:12:09 設計了一種寬帶軌對軌運算放大器，此運算放大器在3.3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定
  • 基於SOC應用的運算放大器IP核設計
    摘要：基於SOC應用，採用TSMC 0.18μm CMOS工藝，設計實現了一個低電壓、高增益的恆跨導軌到軌運算放大器運算放大器是模擬電路中最重要的電路單元之一，廣泛應用於如數/模、模/數轉換器和開關電容電路中[1-2]。隨著電源電壓的不斷降低，為了提高動態範圍，軌到軌（Rail to Rail）設計變得十分重要。
  • NMOS集成運算放大器
    E/D型NMOS運算放大器應用比較廣泛。　　圖1所示為Intel2912脈衝編碼調製（PCM）雙通道大規模單片集成開關電容濾波器中的集成運放電路之一。電路中含有E型、D型及零開啟型（VT=0，圖中標*號的管）NMOS FET共32個，佔晶片面積約0.22mm2。
  • 運算放大器的噪聲
    可把這種噪聲看作來自電流源或電壓源，不論哪種形式在給定電路中都很常見)。運算放大器的電壓噪聲可低至3nV/Hz。電壓噪聲是通常比較強調的一項技術指標，但是在阻抗很高的情況下電流噪聲常常是系統噪聲性能的限制因素。這種情況類似於失調，失調電壓常常要對輸出失調負責，但是偏置電流卻有真正的責任。雙極型運算放大器的電壓噪聲比傳統的FET運算放大器低，雖然有這個優點，但實際上電流噪聲仍然比較大。
  • 運算放大器之開環增益
    大多數電壓反饋(VFB)型運算放大器的開環電壓增益(通常稱為AVOL，有時簡稱AV)都很高。常見值從100000到1000000，高精度器件則為該數值的10至100倍。
  • 運算放大器的噪聲分析與設計
    1 音頻功放中前置運算放大器的功能　　如圖1所示，D類音頻功率放大器主要由以下幾個模塊組成：前置運算放大器、調製級、偏置、控制級、驅動級及輸出功率管級(BTL)；前置運算放大器位於整個結構的最初端，本設計中，要求前置運放有正常工作模式(play)及噪聲抑制工作模式(mute)兩種工作模式，在正常工作模式下，運放接收信號源，正常工作，後面各級完成相應調製及信號的再生
  • 一種低電壓、低功耗模擬電路設計簡介
    2 襯底驅動跨導運算放大器基於襯底驅動技術的跨導運算放大器的結構如圖3所示，由兩級構成[5-6],第一極由襯底驅動差分級構成，此差分級以PMOS設備M1、M2作為輸入，電流鏡M3、M4作為主動負載;第二極是一個簡單的CMOS到相級，它以M6作為驅動管M7作為主動負載。
  • 一種帶有增益提高技術的高速CMOS運算放大器設計
    摘要：設計了一種用於高速ADC中的高速高增益的全差分CMOS運算放大器。關鍵詞：運算放大器；摺疊式共源共柵；高速度；增益提高；三支路電流基準 隨著當今集成電路技術遵從摩爾定律的快速發展，在深亞微米級甚至納米級工藝下電源電壓及MOS管特徵尺寸不斷降低，器件的諸多性能已達到瓶頸。
  • AD834用於直流至500MHz應用:均方根-直流轉換、電壓控制放大器和...
    AD834框圖將X和Y輸入應用於具有285 跨阻和約25 k小信號輸入電阻的高速電壓電流(V/I)轉換器。兩個輸入端的滿量程輸入電壓為±1 V.輸入偏置電流通常為45 A.因此，差分對兩個輸入端的直流電阻必須相等，以便將失調電壓降至最低，正如運算放大器一樣。輸入端電阻還會將高頻振蕩的風險降至最低。