一種帶有增益提高技術的高速CMOS運算放大器設計

2020-12-05 電子產品世界

摘要：設計了一種用於高速ADC中的高速高增益的全差分CMOS運算放大器。主運放採用帶開關電容共模反饋的摺疊式共源共柵結構，利用增益提高和三支路電流基準技術實現一個可用於12～14bit精度，100MS／s採樣頻率的高速流水線(Pipelined)ADC的運放。設計基於SMIC0.25μm CMOS工藝，在Cadence環境下對電路進行Spectre仿真仿真結果表明，在2．5V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V／μs，達到0．1％的穩定精度的建立時間只需4ns，共模抑制比153dB。
關鍵詞：運算放大器；摺疊式共源共柵；高速度；增益提高；三支路電流基準

隨著當今集成電路技術遵從摩爾定律的快速發展，在深亞微米級甚至納米級工藝下電源電壓及MOS管特徵尺寸不斷降低，器件的諸多性能已達到瓶頸。因此，各種高性能模擬或混合集成電路如∑-△調製器、開關電容濾波器和流水線A／D轉換器中的高性能運算放大器的研究已成為當今的熱點。速度和精度是模擬集成電路中均很重要的性能指標，前者需要器件有大的帶寬，短溝道以及單極點系統設計；後者則需要在小偏置電流、長溝道、多級放大器設計的同時實現高增益。因此兩者的實現必然會產生設計上的衝突，而這種矛盾也激勵著電路設計師去根據應用的需要的同時折中考慮並且創新電路結構來滿足系統的要求。

1 電路的選擇
1．1 主運放的選擇
高速運算放大器作為Pipelined ADC中的一個重要模塊，它的特性直接決定了電路系統的整體性能，對於作為ADC前置放大器的設計，運放要有大的單位增益帶寬和高的開環增益；同時，要兼顧功耗以及輸出擺幅、共模抑制比(CMRR)等參數的考慮。共源共柵結構能夠對速度和精度有很好的折中，已廣泛應用於運算放大器、基準源和濾波器等模擬器件中，它總的劃分有兩種結構：套筒式共源共柵結構(telescopic-cascode)和摺疊式共源共柵結構(fold-cascode)。
套簡式共源共柵運放只有兩條支路組成，功耗較小，且由於次主節點附近的寄生電容較小，所以帶寬更大，速度更快，但該電路由於是由多級管層疊而成，共模輸入範圍和輸出擺幅過小，如果不接二級電路很難在低壓下正常工作；摺疊式共源共柵運放的次主極點周圍的寄生電容較大，頻率特性相對於套簡式共源共柵結構較差但差距不大，由於結構呈摺疊狀而省去了層疊的多層管，其共模輸入範圍及輸出擺幅均遠大於套簡式共源共柵的對應值，但其結構為4條迴路，故其功耗略大。
根據實際需要從應用角度考慮，作為ADC前置放大器，所設計的運放要求要在能保證精度基礎上有儘可能快的速度。上述分析表明，兩種基本的共源共柵結構所構成的運放均有較高的速度，但是相對而言摺疊式共源共柵比套筒式共源共柵有更大的共模輸入範圍和輸出擺幅，且其輸入輸出可以短接而且輸入共模電平更容易選取，因此摺疊是共源共柵運放更符合要求。
1．2 增益提高(gain boosting)技術
在深亞微米及納米級工藝水平下MOS管最小溝道長度越來越小，器件的帶寬越來越大從而速度越來越快，但增益卻越來越低，單級共源共柵運放的增益也降至約40dB左右，這樣的結構很難滿足對精度的基本要求，故本設計增加了增益提高級。其基本原理如圖1所示；將M1看成一個反饋電阻，與M2構成一個從電流到電壓的負反饋環路，通過減小由輸出到輸入管漏極的反饋，使得M1的漏電壓隨輸出電壓的變化很小，流過M1的電流更加穩定，因而產生了更高的輸出阻抗。設輔助運放Aadd放大倍數為A，則輸出阻抗為：

本文引用地址：http://www.eepw.com.cn/article/186166.htm


Rout=(gm2ro2(A+1)+1)ro1+ro2 (1)
其中，ro1、ro2分別是M1、M2管得小信號等效電阻，gm2是M2的跨導。可見利用增益增強技術可以是輸出電阻提高A倍，從而也使得電路的直流增益增大了A倍：
Alot=gmiro1(gm2ro2(A+1)+1) (2)
但增益增強技術在提高增益的同時也帶來一個明顯的缺點：在圖1電路中得輸出端和M1的漏端分別形成運放的主極點和次主極點。因此經常會在輔助運放的單位增益帶寬附近產生零極點對，儘管不會影響運放的頻率響應，但它卻使運放的建立特性變差。通常的處理方法是提高零極點對的發生頻率，即提高輔助運放的單位增益帶寬，但若將輔助運放的單位增益帶寬頻率提高到主運放的第二極點附近時，整個運放將不穩定。因此，通過分析得出使輔助運放Aackl的單位增益帶寬要介於運放閉環-3 dB帶寬和主運放的非主極點值之間，並在輔助運放輸出端和地之間增加補償電容C0和C1進行微調即可，其大小約為負載電容的1／2～1／3。


圖2是各級運放的增益帶寬關係示意圖。Aorig為未加增益輔助運放的增益曲線，Aackl為輔助運放增益曲線，Alot為添加輔助運放後主運放的增益曲線。若要使系統穩定，則需：
w3w4w6 (3)

相關焦點

  • 低電壓、恆定增益、Rail-to-RailCMOS運算放大器設計
    因而即使在數位技術十分成熟的今天,模擬信號處理技術仍是無法迴避,不能忽視的。而從集成技術的角度來看,單片數字系統集成製作的困難已成為過去,集成能力的進一步提高,提出了完整的電子系統集成,即包含數、模混合信號處理的片上系統（SoC）的要求。CMOS已是當今高密度集成的主流工藝,因此,低電壓CMOS模擬電路的設計研究已成為完整意義上的SoC的關鍵技術。
  • 一種高速低壓用增益增強型運算跨導放大器設計
    高增益要求運放採用多級、長溝道器件，小的工作電流；而高速則要求運放採用單級、短溝道器件，大的工作電流。增益增強技術的提出解決了這對矛盾，提高了運放的直流增益而又不影響其高頻性能。然而，零極點對(doublet)的存在會影響運放的建立特性[1，2]。通常，消除doublet影響的方法是提高其發生的頻率，但若過高的doublet發生頻率將導致系統的不穩定[3，4]。
  • 一種恆跨導CMOS運算放大器的設計
    摘要：設計了一種寬帶軌對軌運算放大器，此運算放大器在3．3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定。
  • 高增益低功耗CMOS運算跨導放大器的設計
    本文設計了一種在12位精度、80MHz採樣率的ADC中負責採樣保持的核心電路－運算跨導放大器(OTA)。本文引用地址：http://www.eepw.com.cn/article/258915.htm運放結構的選擇 　　根據ADC的要求可以推算出運放的性能指標，如表1所示，據此可以選擇運放的結構。
  • 運算放大器增益誤差設計的解決方案分析
    打開APP 運算放大器增益誤差設計的解決方案分析 Bonnie Baker，德州儀 發表於 2021-01-15 14:48:00
  • 高速電流反饋運算放大器
    CFB運算放大器簡化電路和模型本文引用地址：http://www.eepw.com.cn/article/201610/307997.htm現在，我們將詳細考察高速運算放大器中非常流行的電流反饋(CFB)運算放大器拓撲結構。
  • 儀表放大器和運算放大器優缺點對比
    什麼是儀表放大器 　　這是一個特殊的差動放大器，具有超高輸入阻抗，極其良好的CMRR，低輸入偏移，低輸出阻抗，能放大那些在共模電壓下的信號。 　　隨著電子技術的飛速發展，運算放大電路也得到廣泛的應用。儀表放大器是一種精密差分電壓放大器，它源於運算放大器，且優於運算放大器。
  • 一種寬帶軌對軌運算放大器設計
    一種寬帶軌對軌運算放大器設計 王怡倢,李會方,溫 發表於 2011-09-05 14:12:09 設計了一種寬帶軌對軌運算放大器，此運算放大器在3.3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定
  • 運算放大器之開環增益
    大多數電壓反饋(VFB)型運算放大器的開環電壓增益(通常稱為AVOL，有時簡稱AV)都很高。常見值從100000到1000000，高精度器件則為該數值的10至100倍。
  • 模擬工程師電路設計指導手冊:運算放大器①
    採用全差分放大器的差分輸入至差分輸出電路使用全差分放大器設計單端輸入至差分輸出電路比較器信號與時鐘恢復電路具有和不具有遲滯的比較器電路採用比較器的高側電流檢測電路高速過流檢測電路具有遲滯功能的反相比較器電路低功耗雙向電流檢測電路
  • 一種受溫度影響較小的運算放大器
    0 引言本文引用地址：http://www.eepw.com.cn/article/187777.htm　　運算放大器的用途非常廣泛，是許多模擬系統和混合信號系統中的一個完整部分，大量具有不同複雜程度的運算放大器被用來實現各種功能，從直流偏置到高速放大或者濾波等
  • 運算放大器中如何放大倍數的電路單元
    它是一種帶有特殊耦合電路及反饋的放大器。其輸出信號可以是輸入信號加、減或微分、積分等數學運算的結果。由於早期應用於模擬計算機中，用以實現數學運算，故得名「運算放大器」。運放是一個從功能的角度命名的電路單元，可以由分立的器件實現，也可以實現在半導體晶片當中。隨著半導體技術的發展，大部分的運放是以單晶片的形式存在。運放的種類繁多，廣泛應用於電子行業當中。
  • 一款高性能共源共柵運算放大器設計
    摘要：基於CSMC0．5μm標準CMOS工藝，採用復用型摺疊式共源共柵結構，設計一種摺疊式共源共柵運算放大器。該電路在5V電源電壓下驅動5pF負載電容，採用Cadence公司的模擬仿真工具Spectre對電路進行仿真。
  • 運算放大器工作原理及誤差分析
    當MOS管技術成熟後，特別是CMOS技術成熟後，模擬運算放大器有了質的飛躍，一方面解決了低功耗的問題，另一方面通過混合模擬與數字電路技術，解決了直流小信號直接處理的難題。 經過多年的發展，模擬運算放大器技術已經很成熟，性能曰臻完善，品種極多。這使得初學者選用時不知如何是好。
  • 高速放大器設計三大常見問題, TI 幫您攻克
    在使用高速放大器進行設計時，一定要熟悉其通用的規格並了解其特定概念。在本文中，高速放大器是指增益帶寬積（GBW）大於或等於50 MHz的運算放大器（op amps），但這些概念也適用於低速器件。以下設計師在使用高速放大器時遇到的一些常見問題。
  • ADSL模擬前端中低噪聲高速運算放大器的應用介紹
    圖中數字模擬轉換器的輸出端可採用在LMH6643晶片中的一對放大器作為差分緩衝放大器，提供LMH6643與LMH6672之間的低通濾波器的阻抗匹配、絕緣及驅動。圖 2 的電路圖顯示所採用的SPICE模型。圖中的反相緩衝放大器的電壓增益定義為 -RB1+/RB2+和-RB1/RB2。
  • 運算放大器積分器的些微差異
    透過運算放大器配置的積分器(integrator)是由電阻、電容和運算放大器組成的簡單電路，那麼怎麼會出問題呢？
  • 運算放大器的作用(運算放大器的實際應用)
    運算放大器（簡稱「運放」）是具有很高放大倍數的電路單元。在實際電路中，通常結合反饋網絡共同組成某種功能模塊。它是一種帶有特殊耦合電路及反饋的放大器。其輸出信號可以是輸入信號加、減或微分、積分等數學運算的結果。由於早期應用於模擬計算機中，用以實現數學運算，故得名「運算放大器」。
  • 電流反饋運算放大器及RF有什麼作用
    電流反饋非常適合用於高速信號，因為它沒有基礎增益帶寬積的限制，同時也由於其固有的線性度。電流反饋運算放大器的帶寬略微受到增益的約束，但不像電壓反饋器件那麼嚴重。再者，壓擺率並非受到內部偏置電流的限制，而是受到電晶體自身速度的限制。這樣在給定偏置電流的條件下可以使用更快的壓擺率，而不必採用正反饋或其它壓擺率提升技術。 　　電流反饋運算放大器有一個輸入緩衝器，而不是一個差分線對。
  • 0.6 V CMOS軌至軌運算放大器
    摘要：為適應低壓低功耗設計的應用，設計了一種超低電源電壓的軌至軌CMOS運算放大器。採用N溝道差分對和共模電平偏移的P溝道差分對來實現軌至軌信號輸入。