採樣保持電路中全差分運算放大器的設計與仿真
2020-12-05 電子產品世界
摘要：本文設計了一種全差分運算放大器，對運算放大器的AC 特性和瞬態特性進行了仿真分析和驗證。該運放採用摺疊式共源共柵結構、開關電容共模反饋（SC-CMFB）電路以及低壓寬擺幅偏置電路，以實現在高穩定下的高增益和大輸出擺幅。在Cadence 環境下，基於CSMC 0.6um 工藝模型，進行了仿真分析和驗證。結果表明，運算放大器滿足設計要求。
本文引用地址：http://www.eepw.com.cn/article/187736.htm1 引 言
運算放大器是許多模擬系統和混合信號系統的一個完整部分，伴隨著每一代CMOS 工藝，由於電源電壓和電晶體溝道長度的減小，為運算放大器的設計不斷提出新的挑戰。在採樣保持電路的設計中，運算放大器是最關鍵的模塊之一，其帶寬，擺率，增益，噪聲，失調等性能直接決定了採樣保持電路模塊的速度，精度等性能。
2 摺疊共源共柵結構
電路結構如圖1 所示。
圖1 摺疊共源共柵運算放大器
運算放大器採用摺疊共源共柵結構，採用NMOS 輸入差分對MN1 和MN2。MN0 為輸入差分對的尾電流源，向MN1 和MN2 提供直流偏置。MP1 和MP2 為電流源，向輸入管和共源共柵管提供直流偏置。MP3 和MP4 為共源共柵管，用來提高運算放大器的增益。MN3，MN4，MN5 和MN6 是共源共柵電流鏡負載，採用共源共柵結構可以提高輸出阻抗。
負離子發生器相關文章:負離子發生器原理相關焦點
-
採用CLASS—D晶片構成全差分運算放大器的共模電路設計及仿真研究
採用CLASS—D晶片構成全差分運算放大器的共模電路設計及仿真研究 電子設計 發表於 2019-05-17 08:14:00 引言 全差分運放(fully -
模擬工程師電路設計指導手冊:運算放大器①
目錄本文引用地址：http://www.eepw.com.cn/article/202001/409472.htm基本電路（√）緩衝器（跟隨器）電路①（√）反相放大器電路②（√）同相放大器電路③（√）反相求和電路④（√）差分放大器 -
採用全差分flip-around結構的高性能採樣保持電路
另一方面，高精度的閉環採樣保持電路又受限於運算放大器的性能。無線通訊系統十分重視降低功耗，流水線A/D通常是無線通訊器件中的一部分，因此在設計的時候也將功耗作為一個重要的考慮因素。本文設計了一個用於14位20MHz流水線A/D的採樣保持電路，通過採用flip-around結構來降低功耗。同時為了抑制傳統開關的一些非理想特性，採取自舉開關來降低信號失真，從而提高整個系統的信噪比。 -
一種寬帶軌對軌運算放大器設計
一種寬帶軌對軌運算放大器設計 王怡倢,李會方,溫 發表於 2011-09-05 14:12:09 設計了一種寬帶軌對軌運算放大器，此運算放大器在3.3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定 -
高性能低功耗的採樣保持電路的設計與實現
作為其前端最關鍵的模塊，採樣保持電路的性能直接決定了整個ADC的性能，在以上系統中對功耗的要求十分嚴格。本設計在實現高速高精度採樣保持功能的同時，還實現了MDAC功能，這樣既能降低ADC功耗又能減少晶片面積。 1 採樣保持電路結構 傳統流水線ADC的最前面為一級採樣保持電路其後接MDAC級。 -
高增益低功耗CMOS運算跨導放大器的設計
本文設計了一種在12位精度、80MHz採樣率的ADC中負責採樣保持的核心電路－運算跨導放大器(OTA)。本文引用地址：http://www.eepw.com.cn/article/258915.htm運放結構的選擇 根據ADC的要求可以推算出運放的性能指標，如表1所示，據此可以選擇運放的結構。 -
一種恆跨導CMOS運算放大器的設計
摘要：設計了一種寬帶軌對軌運算放大器，此運算放大器在3．3 V單電源下供電，採用電流鏡和尾電流開關控制來實現輸入級總跨導的恆定。 -
一種直接測量運算放大器輸入差分電容的方法
如下面圖2測試電路所示，由於阻抗分析儀內部的TIA，運算放大器的同相引腳保持虛地狀態。正因如此，CCM+的兩個端子都被視為處於地電位，因此不會影響測量。DUT的CDM兩端產生的小電流將流經TIA的反饋電阻Rr，然後由內部電壓表進行測量。 -
一款高性能共源共柵運算放大器設計
摘要：基於CSMC0．5μm標準CMOS工藝，採用復用型摺疊式共源共柵結構，設計一種摺疊式共源共柵運算放大器。該電路在5V電源電壓下驅動5pF負載電容，採用Cadence公司的模擬仿真工具Spectre對電路進行仿真。 -
如何設計RC濾波器及運算放大器的選擇
如何設計RC濾波器及運算放大器的選擇 道合順大數據 發表於 2021-01-16 10:55:58 逐次逼近型（SAR）ADC 是在在工業，汽車，通訊行業中應用最廣泛的 ADC 之一，例如電機電流採樣，電池電壓電流監控 -
運算放大器中如何放大倍數的電路單元
運算放大器中如何放大倍數的電路單元 工程師黃明星 發表於 2018-08-28 14:08:15 運算放大器(簡稱「運放」)是具有很高放大倍數的電路單元。 -
電路設計必備:差分放大、加減法運算、光耦、電壓電流採樣
一、 差分放大電路上圖為典型的差分放大電路，也屬於減法電路。二、 反相加法電路上圖為反相加法電路，根據「虛斷」、「虛短」可求得它的輸出電壓運算公式為：UO= -Rf（U1/R1+U2/R2+U3/R3），一般我們取R1=R2=R3，則輸出電壓為：UO= - Rf / R1 × (U1+U2+U3 -
用於Sigma-Delta調製器的低電壓跨導運算放大器
摘要：跨導運算放大器是模擬電路中的重要模塊，其性能往往會決定整個系統的效果。這裡設計了一種適用於高階單環Sigma-Delta調製器的全差分摺疊式共源共柵跨導運算放大器。該跨導運算放大器採用經典的摺疊式共源共柵結構。帶有一個開關電容共模反饋電路。 -
運放電路之差分放大器
雙電源供電的差分放大器電路單電源供電的差分放大器與同相放大器電差分放大器的定義：兩信號分別從運算放大器的同相端與反相端輸入，輸出信號通過反饋電阻連接到運算放大器的反相輸入端，同相端通過一個與反饋電阻阻值相等的電阻接地(或接基準電壓，一般基準電壓為電源電壓的一半)的電路。 -
一種帶有增益提高技術的高速CMOS運算放大器設計
摘要：設計了一種用於高速ADC中的高速高增益的全差分CMOS運算放大器。設計基於SMIC0.25μm CMOS工藝，在Cadence環境下對電路進行Spectre仿真仿真結果表明，在2．5V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V／μs，達到0．1％的穩定精度的建立時間只需4ns，共模抑制比153dB。 -
集成運算放大器是怎樣分類的
集成運算放大器經過幾十年的發展其型號和種類較多，按性能指標可分為兩大類通用型和專用型集成運算放大器。其中。專用型又分為高精度型、高輸人阻抗型、低功耗型、高速型等。 〔2）專用型集成運算放大器： 在實際應用中，會對集成運算放大器的性能提出特殊要求。所以，根據需要又設計出某些技術指標突出或具有某一特殊用途的產品，如在遙控、遙測、航天下業等應用場合，需要使用低功耗集成運算放大器。 -
基於SOC應用的運算放大器IP核設計
運算放大器是模擬電路中最重要的電路單元之一，廣泛應用於如數/模、模/數轉換器和開關電容電路中[1-2]。隨著電源電壓的不斷降低，為了提高動態範圍，軌到軌（Rail to Rail）設計變得十分重要。在0~0.4V，PMOS差分輸入對導通，NMOS差分輸入對截止，輸入級跨導為PMOS輸入對的跨導；在0.9~1.8V，輸入級跨導為NMOS輸入對的跨導；在0.4~0.9V，PMOS和NMOS差分輸入對同時導通，電流開關抽取電流會引起跨導變化，主要是由NMOS和PMOS差分輸入對的寬長比以及弱反型斜率因子的不同引起的。 -
運算放大器之單端模式和差分放大器知識講解
在本文將對單端模式和差分放大器做一個簡單介紹。 在電路圖的繪製過程中，為了便於繪製複雜的電路圖，電子運算放大器通常以簡單的三角形來表示，其中內部組件未單獨表示。實際的運算放大器電路（顯示輸入電壓源，負載電阻和電源）可能如下所示： 一、運放放大器電路的功能 無需分析運放的實際電晶體設計，您就可以輕鬆辨別整個電路的功能 -
一種高電流效率套筒式共源共柵運算放大器的設計
同傳統對稱套筒式共源共柵運算放大器相比，在相同 的帶寬和輸入跨導情況下，非對稱套筒式共源共柵結構具有更高的電流利用效率，該結構能夠減小放大器的 尺寸和功耗，同時不影響放大器的增益和輸出擺幅。基於Cadence Spectre對電路進行了仿真驗證，仿真結果表 明，非對稱套筒式共源共柵結構具有接近單端放大器的電流利用效率。 -
不同差分放大器公式
差分放大器放大其反相和非反相輸入端的電壓差 到目前為止，我們只使用其中一個運算放大器輸入連接到放大器，使用「反相」或「非反相」輸入端子放大單個輸入信號，另一個輸入接地。 但標準運算放大器有兩個輸入，反相和反相，我們還可以同時將信號連接到這兩個輸入，產生另一種常見類型的運算放大器電路，稱為差分放大器。