7.1Introduction
自2006年以來，NEC電子公司（現為瑞薩電子公司）一直在開發一種新穎的SMAFTI（帶有穿通插入器的SMArt晶片連接）封裝技術，用於晶片間寬帶數據傳輸[1、2]，集成在邏輯器件上的3D堆疊存儲器[3–7]，晶圓級封裝（SiWLP）[8]和「 RDL-first」扇出晶圓級封裝[9]。 SMAFTI中使用的直通中介層（FTI）是具有超細線寬和間隔RDL的薄膜。 FTI的電介質通常為SiO2或聚合物，RDLs（再分布層）的導體布線為Cu。 FTI不僅支持晶片內部的RDL，而且還提供了超出晶片邊緣的支持。 區域陣列焊球安裝在FTI的底部，該焊球要連接到PCB。 EMC用於嵌入晶片並支持RDL和焊球[10]。 2015年，Amkor宣布了一種非常相似的RDL-first技術，稱為SWIFT™（矽晶片集成扇出技術）[11]。 2016年，IME在印刷電路板（PCB）上展示了大型多晶片RDL-FOWLP（扇出晶圓級封裝）[12，13]。 2016年，SPIL展示了細線等離子體增強化學氣相沉積（PECVD）RDL和具有聚合物電介質的RDL的首次混合集成[14]。 2017年，Amkor為其SLIM™（無矽集成模塊）宣布了非常相似的混合RDL [15，16]。 在本章中，將討論chip-last or RDL-first 的FOWLP過程以及混合RDLs。 首先簡短地提到了最後使用chip-last or RDL-first的原因。7.2Reasons for Chip-Last or RDL-First FOWL
根據[8，9]，的FOWLP面臨的挑戰之一是chip-first（第5章和第6章）以及引入chip-last or RDL-first 的FOWLP的主要原因是RDL過程中的生產收益是 低，因為已經嵌入了KGD。 只有在晶片與晶圓鍵合之前對chip-last（RDL-first）FTI進行了全部功能測試的情況下，這才是正確的。否則，對於在系統測試後具有不良RDL的FTI，仍然必須丟棄KGD。另外，應該指出的是，如果不能的話，在FTI上對RDL進行功能上全面的測試不僅成本很高，而且非常困難[10]。7.3Methods for Chip-Last or RDL-First FOWLP
至少有三種方法可以製作最後晶片（RDL-first）FOWLP。一種方法是使用PECVD製作SiO2介電層，並使用銅鑲嵌+ CMP（化學機械拋光）製作所有RDL的導體層，例如[10]。 一種是通過使用聚合物製造介電層，然後進行鍍銅+蝕刻以製造所有RDL（例如[12、13]）的導體層。第三個是通過使用PECVD和銅鑲嵌+ CMP製成第一根細線寬度和間距RDL，然後使用聚合物製成介電層和銅鍍層+蝕刻以使導體層用於其餘的細線 寬度和間距的RDL [14-16]。 最後一個也稱為混合RDL [14]。 下面將討論所有這三種方法。7.4Chip-Last (RDL-First) by PECVD and Cu Damascene + CMP
7.4.1Key Process Flow
圖7.1顯示了chip-last with face-down or 「RDL-first」的 FOWLP流程。 這與第5和6中討論的chip-first FOWLP有很大不同。首先，這僅適用於晶圓載體。 同樣，RDL-first FOWLP要求（1）在裸矽晶圓（FTI）上建立RDL； （2）進行晶圓凸塊； （3）進行助焊劑，晶片到晶片的鍵合和清潔； （4）進行底膠分配和固化。關於晶片隆起，晶片到晶片的鍵合和填充，請參閱第8章。 這些任務中的每一項都是一項艱巨的任務，需要額外的材料，工藝，設備，生產場地和個人精力。因此，與chip-first FOWLP相比，chip-last (RDL-first) FOWLP產生非常高的成本，並且更有可能出現更大的良率損失。只有高密度和高性能的應用程式（例如高端伺服器和計算機）才能提供此功能。 RDL的第一步是在裸矽晶圓上構建RDL，這將在後面詳細介紹。在器件晶圓上，第一步是執行晶圓隆起，如本節2.2所示。下一步是測試KGD，然後將晶圓切成單個KGD，如圖7.1左側所示。接下來，拾取KGD，施加助焊劑，然後將KGD面朝下放置在全厚度矽晶片的接觸墊（位於RDL的頂部）上，然後執行晶片對晶片的鍵合。 該步驟之後，清洗助焊劑殘留物，然後分配底漆並固化。 接下來是使用帶有EMC（環氧樹脂模塑料）的壓縮方法模製整個重構的晶圓載體。然後，進行背研磨以去除矽載體。 （另一種方法是對EMC進行背面研磨，以暴露KGD的背面，該背面已附著到金屬加固晶片上，然後進行背面研磨以去除矽載體，如圖7.1所示）。 最後，將焊球安裝在底部RDL上，然後將重構後的晶圓切成單獨的封裝。7.4.2RDLs by PECVD and Cu Damascene + CMP
圖7.2顯示了製造用於chip-last (RDL-first) FOWLP的極細線寬/間距（<5 lm）RDL的流程。首先，使用PECVD在全厚度裸矽晶圓上形成SiO2（或SiN）薄層，然後使用旋塗機層壓光致抗蝕劑。 在這些步驟之後，使用步進器打開抗蝕劑，然後使用反應離子蝕刻（RIE）去除SiO2。 然後，使用步進器將抗蝕劑更寬地打開，並使用RIE蝕刻更多的SiO2。 接下來，剝離抗蝕劑，濺射TiCu，然後在整個晶片上進行Cu的電化學沉積（ECD）。 在這些步驟之後，進行化學機械拋光（CMP），以去除表層的Cu和TiCu，然後我們得到第一個RDL1和V01（連接Si和RDL1的通孔），如圖7.2所示。 這被稱為雙重銅鑲嵌方法[18，19]。 重複所有過程以獲取第二個RDL2，第三個RDL3，依此類推。 V12是連接RDL1和RDL2的通孔。圖7.3顯示了通過雙銅鑲嵌方法製造的RDL的示例[18，19]。 可以看到，有三個RDL，在RDL3的頂部，有一個UBM和一個Cu接觸墊；接觸焊盤將連接到微型凸塊，以進行晶片到晶圓的鍵合。7.4.3UBM/Cu Contact Pad/Solder Ball
助焊劑流程後，晶片與晶片的鍵合，清潔，填充後的點膠和固化以及成型之後，是時候去除裸露的矽晶片並連接焊球了。圖7.4顯示了流程。 步驟如下：（1）將矽晶片從過孔（V01）研磨到幾微米，（2）然後在矽晶片上使用CMP，然後（3）TiCu和鈍化以暴露V01的Cu。 這些步驟之後是（4）PECVD以形成SiO2層，然後（5）旋塗光刻膠。然後，（6）使用步進器打開抗蝕劑，並使用RIE去除SiO2，然後（7）剝離抗蝕劑,隨後濺射Ti / Cu並電鍍Cu。 然後，（8）CMP覆蓋的Cu和TiCu，以獲得UBM和Cu接觸墊。最後，（9）將焊球安裝在Cu接觸墊上。如圖7.4所示
7.5Chip-Last (RDL-First) by Polymer and Cu Plating + Etching
7.5.1Key Process Steps
圖7.5顯示了通過聚合物和銅鍍層+蝕刻進行chip-last (RDL-first) 的關鍵工藝步驟。 可以看出，必須對銅柱和焊料蓋進行晶圓凸點處理（圖7.5的左側）。 RDL建立在塗有犧牲層的玻璃載體上（第7.5.2節）。接下來是助焊劑，晶片到晶片的鍵合，清潔以及填充和固化的填充。然後，通過壓縮方法用EMC對再生晶片進行成型。 接下來是雷射剝離，以去除玻璃載體和焊球安裝，如圖7.5的右側所示。7.5.2RDLs by Polymer and Cu Plating + Etching
通過聚合物和鍍銅+蝕刻製造RDL和接觸墊的關鍵工藝步驟與第6.21章中的步驟基本相同，除了使用光敏聚合物外。7.6Chip-Last (RDL-First) by Hybrid RDLs
7.6.1Key Process Steps
就像所有其他chip-last (RDL-first）FOWLP一樣，wafer bumping也是必須的，本節將省略。 混合RDL實現後晶片處理的關鍵過程如圖7.6所示。 可以看出，如圖7.6a所示，玻璃載體1塗有犧牲層。 然後，通過PECVD製作SiO2介電層的接觸墊和第一個RDL（RDL1），並製作導體層的雙Cu鑲嵌+ CMP（圖7.6b）。 剩餘的RDL通過聚合物和銅電鍍+蝕刻方法（也稱為有機RDL）製造。 將另一個載體2附著到重構晶片的另一側，圖7.6c。 如圖7.6d所示，雷射剝離載體1。 如圖7.6e所示，接著進行助焊劑，晶片對晶片的鍵合，清潔，填充和固化。然後，通過壓縮方法用EMC模製重構的晶片，圖7.6f。接下來，如圖7.6g所示，將載體2剝離並進行焊球安裝。7.6.2Examples of Hybrid RDLs
圖7.7顯示了由SPIL製成的帶有混合RDL的chip-last (RDL-first)FOWLP的圖形和SEM（掃描電子顯微鏡）圖像[14]。可以看出，第一個RDL（M1）的線寬和間距為2 µm，第二個RDL2（M2）的線寬和間距為5 µm，第三個RDL3（M3）的線寬和間距為10 µm。 RDL1的介電材料是SiO2，RDL2和RDL3的介電材料是PBO（聚苯並惡唑）。 他們使用MUF（模壓底模）代替毛細管底模和EMC。 圖7.8和7.9顯示了由Amkor [15，16]為其SLIM™製造的具有混合RDL-first (chip-last) FOWLP的圖像。 可以看出，包裝的尺寸為15mm×15mm。 第一個RDL1的線寬和間距為0.5 µm，第二個RDL2的線寬和間距為5 µm，第三個RDL3的線寬和間距為10µm。RDL1的介電材料是SiN或SiO2，RDL2和RDL3的介電材料是聚合物。即使微型凸塊的節距僅為30 µm，晶片到晶圓的鍵合也能大量流動。分配並固化毛細填充物，並對EMC進行模壓成型。7.7Summary and Recommendations
已經提出了採用chip-last (RDL-first) 的FOWLP的不同方法。 此外，已經提供了三種不同的製造RDL的過程。 一些重要的結果和建議如下：•第一種使用RDL製作FOWLP的方法是使用PECVD製作SiO2（或SiN）介電層，使用Cu鑲嵌+ CMP製作所有RDL的導體層， •首先使用RDL製作FOWLP的第二種方法是使用聚合物製作電介質層，並通過鍍銅+蝕刻製作所有RDL的導體層，這被稱為有機RDL。 如本節中所示，通過光敏聚合物可以實現更簡單的過程,參考 6.8.7。 •使用RDL-fst製成FOWLP的第三種方法是，使用PECVD和銅鑲嵌+ CMP製成第一條細線寬度和間距RDL，然後使用聚合物製作介電層並使用Cu鍍層+蝕刻製成導體 其餘部分的線寬和間距RDL不夠精細。 這就是所謂的混合RDL方法。 •由於晶片隆起，助焊劑，晶片對晶片的鍵合，清潔，填充和固化等，與chip-first的FOWLP相比，chip-last(RDL-first) FOWLP產生了很高的成本，並且可能性更高 產量損失更大。 只有高密度和高性能的應用程式（例如高端伺服器和計算機）才能提供此功能。 •另一方面，對於高密度和高性能的應用程式，為什麼要堅持使用FOWLP技術，因為有很多封裝選擇。References
1.Kurita, Y., K. Soejima, K. Kikuchi, M. Takahashi, M. Tago, M. Koike, et al.2006. A Novel 「SMAFTI」 Package for Inter-Chip Wide-Band Data Transfer. InIEEE/ECTC Proceedings, 2006, 289–297.
2.Kawano, M., S. Uchiyama, Y. Egawa, N. Takahashi, Y. Kurita, K. Soejima, et al.2006. A 3D Packaging Technology for 4 Gbit Stacked DRAM with 3 Gbps DataTransfer. In IEEE/IEMT Proceedings, 2006, 581–584.
3.Kurita, Y., S. Matsui, N. Takahashi, K. Soejima, M. Komuro, M. Itou, et al.2007. A 3D Stacked Memory Integrated on a Logic Device Using SMAFTI Technology.In IEEE/ECTC Proceedings, 2007, 821–829.
4.Kawano, M., N. Takahashi, Y. Kurita, K. Soejima, M. Komuro, and S. Matsui.2008. A 3-D Packaging Technology for Stacked DRAM with 3 Gb/s Data Transfer.IEEE Transactions on Electron Devices 55 (7): 1614–1620.
5.Motohashi, N., Y. Kurita, K. Soejima, Y. Tsuchiya, and M. Kawano. 2009. SMAFTIPackage with Planarized Multilayer Interconnects. In IEEE/ECTC Proceedings,2009, 599–606.
6.Kurita, M., S. Matsui, N. Takahashi, K. Soejima, M. Komuro, M. Itou, et al.2009. Vertical Integration of Stacked DRAM and High-Speed Logic Device UsingSMAFTI Technology. IEEE Transactions on Advanced Packaging, 2009, 657–665.
7.Kurita, Y., N. Motohashi, S. Matsui, K. Soejima, S. Amakawa, K. Masu, et al.2009. SMAFTI Packaging Technology for New Interconnect Hierarchy. InProceedings of IITC, 2009, 220– 222.
8.Kurita, Y., T. Kimura, K. Shibuya, H. Kobayashi, F. Kawashiro, N. Motohashi, etal. 2010. Fan-Out Wafer Level Packaging with Highly Flexible DesignCapabilities. In IEEE/ECTC Proceedings, 2010,1 –6.
9.Motohashi, N., T. Kimura, K. Mineo, Y. Yamada, T. Nishiyama, K. Shibuya, et al.2011. System in a Wafer Level Package Technology with RDL-First Process. InIEEE/ECTC Proceedings, 2011, 59 –64.
10.Lau, J.H., N. Fan, and M. Li. 2016. Design, Material, Process, and Equipment ofEmbedded Fan-Out Wafer/Panel-Level Packaging. Chip Scale Review 20: 38–44.
11.Huemoeller, R., and C. Zwenger. 2015. Silicon Wafer Integrated Fan-OutTechnology. Chip Scale Review 34–37.
12.Che, F.X., D. Ho, M. Ding, and D. MinWoo. 2016. Study on Process Induced WaferLevel Warpage of Fan-Out Wafer Level Packaging. In IEEE/ECTC Proceedings, 2016,1879–1885.
13.Rao, V., C. Chong, D. Ho, D. Zhi, C. Choong, S. Lim, D. Ismael, and Y. Liang.2016. Development of High Density Fan Out Wafer Level Package (HD FOWLP) withMulti-layer Fine Pitch RDL for Mobile Applications. In IEEE/ECTC Proceedings,2016, 1522–1529.
14.Ma, M., S. Chen, P.I. Wu, A. Huang, C.H. Lu, A. Chen, C. Liu, and S. Peng.2016. The Development and the Integration of the 5 lm to 1lm Half Pitches WaferLevel Cu Redistribution Layers. In IEEE/ECTC Proceedings, 2016, 1509–1614.
15.Kim, Y., J. Bae, M. Chang, A. Jo, J. Kim, S. Park, D. Hiner, M. Kelly, and W.Do. 2017. SLIM™, High Density Wafer Level Fan-out Package Development withSubmicron RDL. In IEEE/ECTC Proceedings, 2017, 18 –13.
16.Hiner, D., M. Kolbehdari, M. Kelly, Y. Kim, W. Do, J. Bae, M. Chang, and A. Jo.2017. SLIM™ Advanced Fan-out Packaging for High Performance Multi-dieSolutions. In IEEE/ ECTC Proceedings, 2017, 575–580.
17.Lau, J.H. 2016. Recent Advances and New Trends in Flip Chip Technology. ASMETransactions, Journal of Electronic Packaging 138 (3): 1–23.
18.Lau, J.H., P. Tzeng, C. Lee, C. Zhan, M. Li, J. Cline, K. Saito, Y. Hsin, P.Chang, Y. Chang, J. Chen, S. Chen, C. Wu, H. Chang, C. Chien, C. Lin, T. Ku, R.Lo, and M. Kao. 2013. Redistribution Layers (RDLs) for 2.5D/3D IC Integration.In Proceedings of IMAPS International Symposium on Microelectronics, October2013, 434–441.
19.Lau, J.H., P. Tzeng, C. Lee, C. Zhan, M. Li, J. Cline, K. Saito, Y. Hsin, P.Chang, Y. Chang, J. Chen, S. Chen, C. Wu, H. Chang, C. Chien, C. Lin, T. Ku, R.Lo, and M. Kao. 2014. Redistribution Layers (RDLs) for 2.5D/3D IC Integration.IMAPS Transactions, Journal of Microelectronic Packaging 11 (1): 16–24.