《Physical Review Letters》最新接收論文
容錯量子計算是量子計算技術發展的重要目標,其先決條件是量子門的錯誤率低於容錯閾值。在巨大的量子比特數量的條件下,進行糾錯消耗的大量計算資源是最終實現容錯量子計算的主要障礙。理論研究表明,進一步降低門操作錯誤率可以有效降低所需計算資源,因此提高門操作性能是實現量子容錯量子計算的首要任務。
超導量子計算是目前最有可能實現實用量子計算機的候選方案之一,在當前的超導量子處理器架構中,由超導量子比特高能級之間的耦合引起的寄生ZZ耦合是限制量子門操作和量子糾錯性能的一個主要因素,近日,於揚課題組通過理論分析,提出了一種可以實現高對比度ZZ耦合的全新超導量子處理器架構,基於此處理器架構,我們不僅可以用高開/關比來控制ZZ耦合,以實現高保真度兩比特CZ門,而且也可以抑制ZZ耦合,實現高保真度兩比特iSWAP門,此外,還可以抑制近鄰比特間的ZZ串擾。因此,該方法對於實現容錯的超導量子計算具有重要意義。
圖1為於揚課題組提出的超導量子處理器架構,其中,具有相反非諧性的A類型量子比特和B類型量子比特交錯排列,通過近鄰耦合形成二維點陣結構。如圖所示,課題組選用非諧性為負的Transmon量子比特作為A類型量子比特,非諧性為正的C-shunt flux量子比特作為B類型量子比特,並通過電容耦合或諧振腔耦合來實現近鄰耦合。相比於當前普遍使用的由單一超導量子比特構成的處理器架構,二者的能級結構具有顯著的差別,如圖2所示,其中圖(a)表示由兩個非諧性為負的Transmon量子比特構成的耦合體系的能級結構,圖(b)表示由非諧性恰好相反的Transmon量子比特和C-shunt flux量子比特構成的耦合體系的能級結構,後者具有一個明顯的三重簡併點。量子比特可以通過電容器直接耦合(c),或者使用諧振器進行間接耦合(d)。
圖1 超導量子處理器架構
圖2 兩比特耦合體系的能級結構
為證明提出的這類新型超導量子處理器架構的優勢,課題組通過數值計算得到了ZZ耦合強度隨近鄰比特的失諧量及非諧性之差的變化,如圖3所示,計算結果表明,該新型處理器架構確實能夠實現高對比度和高開關比的ZZ耦合。此外,課題組通過計算進一步證明了,在該架構中,採用非絕熱方案可以實現更快的CZ門操作和極低相位誤差的iSWAP門操作,如圖4所示,根據數值結果,我們可以基於此架構,實現洩露小於的iSWAP門和交換誤差小於CZ門。
圖3 ZZ耦合強度隨失諧量及非諧性的變化
圖4 CZ門和iSWAP門的數值計算結果
該成果於2020年8月份已被物理學頂級期刊《Physical Review Letters》接收。該成果系南京大學物理學院於揚教授課題組五位核心成員共同完成,並且南京郵電大學量子信息與技術研究所參與幫助。
論文連接詳見:https://arxiv.org/abs/2002.07560