一種基於隔離電源的CMOS整流電路的設計

金雲頤，張國俊 （電子科技大學 電子薄膜與集成器件國家重點實驗室，成都 610054）

本文引用地址：http://www.eepw.com.cn/article/202003/410488.htm

摘  要：介紹了一種適用於隔離電源的CMOS全波整流電路，其工作頻率為187 MHz。該全波整流電路利用自 舉技術和動態體偏置的結構來降低MOS管的有效閾值電壓，並且使反向漏電流最小化，以達到提高的電壓轉 換效率和功率轉換效率目的，進而提高隔離電源系統的轉化效率。  

該電路設計基於CSMC 0.35 μm BCD工藝，並通過EDA工具實現整體電路仿真與驗證。當隔離電源輸入 /輸出電壓均為5 V時，整流電路的電壓轉換效率和功率轉換效率分別為78.8%和75.3%，隔離電源系統轉換效率 為39.8%。 

關鍵詞：全波整流；自舉技術；隔離電源；效率

0  引言 

隔離電源已廣泛應用於醫療、礦井、安防和軍事等 領域^[1-3]，對於電源的安全性和可靠性，以及信號傳輸 的穩定性和準確性都有了更高的保障。基於空芯微型薄 膜片式變壓器的隔離電源具有隔離性能好、磁抗擾度 高、體積小、可單片集成等優點，但其轉換效率始終不 高^[1-2]。因此，如何提高隔離電源的轉換效率是當前重 點研究的問題。2011年，B.Chen等人提出一種使用微型 變壓器的全集成的隔離式DC-DC轉換器，採用肖特基 二極體作為整流器件，在滿足輸入/輸出為5 V/5 V的條 件下，其轉換效率為33%^[4]；2018年，尹瓏翔等人提出 了基於片上變壓器的隔離電源，同樣採用肖特基二極體 做為整流器件，在輸入/輸出為3.3 V/5 V的條件下，轉 換效率為35.6%^[5]。本文介紹了一種應用於隔離電源的 CMOS整流電路，其較高的電壓轉換效率與功率轉換可 以提高電源系統的轉換效率。

1  肖特基橋式整流電路與常用CMOS整流電路 

1.1 肖特基橋式整流電路 

大多數隔離電源中採用肖特基橋式整流電路，它利 用二極體的單向導通特性，即只允許電流在1個方向流 動並阻止反向漏電，以達到將交流轉換成直流的目的。 

電壓轉換效率(VCE)和功率轉換效率(PCE)是整流 電路的2個重要參數，它們受電路拓撲、二極體器件參 數、輸入信號頻率和幅度以及輸出負載條件的影響。電 壓轉換效率VCE是輸出直流電壓VDC和輸入電壓幅度峰 值|VAC|的比值，將其定義為：

其中，VDO是沿整個整流電路導通路徑的總電壓 降。功率轉換效率是輸出功率與輸入功率的比值。我們 將整流器的功率轉換效率表示為：

其中，IOUT是輸出的直流電流，I_IN是總輸入電流。從公式推導中可以看出，V_DO對於V_CE和P_CE影響是很 大的，要獲得更好的整流特性，應降低V_DO的值。 

實際應用中，通常採用正嚮導通壓降較低的肖特基 二極體來實現，但肖特基二極體具有較大的反向漏電 流。在全波整流電路中，導通的每半個周期內存在2個 固定的肖特基二極體的正嚮導通壓降，這樣的損耗會影 響功率轉換效率，並且降低直流輸出的電壓值。同時， 考慮到製作肖特基二極體的工藝與標準CMOS工藝的兼 容性較差，故形成了採用CMOS結構來取代肖特基二極 管實現整流電路的趨勢。 

採用二極體連接的電晶體(DCT)實現CMOS整流器 是較為廣泛的選擇，其有效導通電壓接近MOS管的閾值 電壓，小於通用PN結二極體，但大於肖特基二極體的 閾值電壓。因此，要實現高的PCE和VCE，必須對二極 管連接的MOS結構進行閾值消除^[6]。圖1(a)所示為差分 驅動的CMOS整流器，由4個MOS管構成，在兩個分支 電路中，每個NMOS管與另一個PMOS管交叉連接到交 流輸入。當輸入電壓小於輸出電壓時，PMOS管上存在 反向漏電，從而降低了功率轉換效率。可以利用反向漏 電為耦合電容C1、C2進行充電，以減小輸入/輸出之間 的瞬時電壓差，抑制反向電流，提高轉換效率。同時， 柵極交叉耦合的結構相較於二極體連接結構，其電壓擺 幅大大提高。但由於PMOS管閾值電壓的存在，該結構 無法實現良好的電壓轉換率。 

為了獲得更好的電壓轉換效率，利用自舉技術^[7]來 降低PMOS管的有效閾值電壓，如圖1(b)所示。由M3、 M5、M7、C1和M4、M6、M8、C2構成自舉二極體^[7]，利用較小的自舉電容C1/C2來降低主傳輸路徑上M2/M4 電晶體的有效閾值電壓，相比一般DCT結構具有更低的 有效閾值電壓。從而可在較低電壓環境下應用，並且具 有較寬的電壓輸出範圍。 

如圖1(b)所示，在電源VAC的正半周期，二極體連接 的電晶體M5在VAC逐漸增大的階段產生輔助路徑以對輸 出電容CL充電，直到：

在對輸出節點充電時，自舉電容C1也通過二極體連 接的電晶體M7充電，並且C1兩端的電壓上升為：

將M3管的柵極-源極電壓定義為： 

在M3管的柵極-源極電壓V_SG2 到達其閾值電壓V_TH2 之前，M3將始終保持截止狀態；當V_SG3 大於V_TH3 時， M3管將開始導通，並對輸出節點進行充電。此時有：

聯立式(4)，可得：

從式(7)中可以看出，M2管的有效閾值電壓得到了降低。

2  改進的整流電路 

2.1 結構分析 

在前文提及的基於自舉技術的CMOS整流器的結構 上進行改進，提出一種新的全波整流器的結構，如圖2 所示。該結構結合了差分驅動CMOS^[8]、自舉電容、有 效閾值消除和動態 體偏置等技術的優 點，可以獲得更好 的PCE和VCE。

M1~M4為差 分CMOS結構，是 整個整流電路的 主體部分。其中， M3、M5、M7與 C1構成自舉電容部分，用於消除M3的有效閾值電壓，其工作原理與圖1(b) 中所示的自舉電容的工作原理類似，有：

自舉電容與M9、M11、M13和M15共同完成整流電 路的閾值消除。其中M15以差分模式連接，M13以二極 管形式連接，並且M13控制M9和M11的開啟和管斷。在 電源V_AC的正半周期(V_AC+)，M9管關斷，M11管導通， 輸入通過二極體連接的M5對輸出電容C_L充電，同時通 過二極體連結的M7管為自舉電容C₁充電，以此激活消 除M3閾值的自舉電容電路。類似地，在V_AC-期間，M9 導通，M11管關斷，輸出通過差模電晶體M15直接連接 到地，此時M3管的柵極-漏極電壓為零，使得通過M3 的反向洩漏最小。同時，由於M11管關斷，C₁上的電荷 通過M17和M19非常緩慢地釋放，使得C₁上的電壓長期 保持穩定，在下一個正半周期來臨時，C₁兩端仍有較高 電壓以降低M3管的有效閾值電壓。

整流主傳輸路徑上的PMOS電晶體M3/M4和 輔助電流輸出的M5/M6管，會為V_X節點貢獻相 對較大的緩衝寄生電容，影響V_X節點處的直流 電壓V_DC的穩定性。在V_AC、V_X、V_OUT處，不同的 直流電壓和交流電壓會使PMOS電晶體M3/M4 和M5/M6的源極或漏極處於浮空狀態。由於浮空的源極或漏極存在，導通的電晶體不能接收到電路中 最高的電位，進而導致體效應、漏電流、和閂鎖效應的 產生。因此，將動態體偏置結構^[9]加到M3、M5和M4、 M6的柵源兩端，使PMOS電晶體的襯底始終保持高電 平，可以有效改善體效應、漏電流和閂鎖效應。同時， 由於動態偏置結構的尺寸較小，當節點V_AC±處電壓大 於節點V_X的電壓時，M22/M24、M26/M28管導通並有 電流流過，使M3/M4、M5/M6管的體電位上升，有利 於管子的快速開啟，電路通過M5/M6對電容CL充電，抬 升輸出節點V_OUT的直流電壓。當節點V_AC±處電壓小於 節點V_X的電壓時的情況也是類似的。動態體偏置結構有 效改善PMOS器件的體效應和反向漏電流，減小功率損 耗，從而獲得更高的輸出電平、電壓轉換效率VCE和功 率轉換效率PCE^[10]。 

2.2 仿真結果及分析 

直流輸出電壓V_OUT、電壓轉換效率V_CE和功率轉換 效率P_CE是考察整流器性能的常用指標。為驗證所提出 的整流器結構的性能效果，我們分別對 差分驅動整流器、基於自舉技術的整流 電路(Boostrsped)和提出的改進型整流電 路(Proposed)進行仿真驗證。在並聯負載 CL=10.1 μF和RL=40 Ω條件下，當正弦電 壓源的輸入幅值為5 V、頻率為187 MHz 時，有最大負載電流147 mA。表1總結了 改進後的整流電路中各元器件參數，其 中電晶體尺寸採用0.35 μm進行歸一化。 

圖3(a)為三種整流電路在不同的交流 輸入的情況下所對應的電壓轉換效率曲 線。從圖中可以看出，當輸入電壓峰值 大於0.7 V時，整流器開始工作，並且在 較寬的輸入範圍內有較高的V_CE。當輸入峰值電壓為5 V時，改進後的整流電路的V_CE為78.8%，與前兩種 結構相比有顯著提高，並且比基於自舉技術的整流電 路有3%的提高。圖3(a)為三種整流電路在不同的交流 輸入的情況下所對應的功率轉換效率曲線。當輸入電 壓峰值為5 V時，改進後的整流電路的功率轉換效率為 75.3%。由於改進後的整流器有效降低了M3/M4的反向 漏電流和有效閾值電壓，故電路獲得了更為良好的VCE和PCE。 

為了驗證改進後的整流電路是否能在系統中穩定工 作，將其放在隔離電源系統中進行仿真驗證。檢測系 統是否有穩定輸出。系統採用CSMC 0.35 μm BCD工藝 庫文件在Hspice環境中完成總體仿真。電源系統有從輸 入到輸出有2種方式，分別為輸入/輸出為5 V/5 V與3.3 V/3.3 V，系統振蕩頻率為187 MHz。從仿真效果圖可知，隔離電源具有良好的穩定輸出。 

為了更好的了解功率轉換效率的變化，我們分別對 輸入/輸出電壓均為3.3 V和輸入/輸出電壓均為5 V兩種 模式做效率仿真，並將統計數據繪製圖表，結果如圖4 所示。 

隨著負載電流IRL的增大，隔離電源系統的功率轉化 效率增大，直到因負載電流過大而導致效率值降低。當輸入/輸出均為5 V，且電流大於40 mA時，系統效率逐 漸趨於穩定在39%左右，峰值效率在125 mA處取得， 為39.8%；當輸入/輸出均為3.3V，且電流大於30 mA 時，效率逐漸趨於穩定在36%左右，峰值效率在120 mA處取得，為36.4%。與文獻^[2]中所述的隔離電源效 率相比，採用改進型的隔離電源系統效率有4%左右的 提升；與ADI公司推出的ADuM540xW系列隔離產品相 比，系統效率有5%左右的提升^[11-12]。

3  結論 

本文設計了一種適用於隔離電源的高頻 CMOS整流電路，其工作頻率為187 MHz。整 流電路採用了差分驅動CMOS、自舉電容、有 效閾值消除和動態偏置等技術，結合各個技術 的優點，有效提高了整流電路的電壓轉換效率 和功率轉換效率，並且能應用於隔離電源系 統中。

參考文獻： 

[1] FILATOV V V, KOZLOVSKIY V I. Note: Isolated high-voltage thermo-compensated DC power supply for mass spectrometry.[J]. The Review of scientific instruments,2018,89(11). 

[2] 趙秋山,王凱,徐偉,等.太空飛行器用新型隔離充電器拓撲分析及研究 [J].電源技術,2018,42(11):1733-1735. 

[3] 李繼雲.RS-485隔離中繼器在礦用隔爆兼本質安全型電源中 的應用[J].煤礦機電,2018(03):86-88. 

[4] CHEN B. Fully integrated isolated dc-dc converter using micro-transformers[C]. In Proc. IEEE Appl. Power Electron. Conf. Expo. (APEC), 2008(2):335–338. 

[5] 尹瓏翔,韋雪明,羅和平,等.一種基於LC振蕩器的高效隔離式 DC-DC開關電源[J].微電子學,2018,48(06):733-737. 

[6] KOTANI K, ITO T. High efficiency CMOS rectifier circuit with self–Vth–cancellation and power regulation functions for UHF RFIDs[C]. in: Proceedings of the IEEE ASSCC, 2007(11):119–122. 

[7] LO Y L, CHUANG Y H. A High-Efficiency CMOS Rectifier with Wide Harvesting Range and Wide Band Based on MPPT Technique for Low-Power IoT System Applications[J]. Circuits, Systems, and Signal Processing,2017,36(12).
[8] LEE H M, GHOVANLOO M. Ghovanloo, An integrated power–efficient active rectifier with offset controlled high speed comparators for inductively powered applications[J]. IEEE Trans.Circuits Syst.I, Reg. Papers58(8), 2011(8): 1749–1760. 

[9] GHOVANLOO M, NAJAFI K. Fully integrated wideband high-current rectifiers for inductively powered devices. IEEE J. Solid State Circuits 39(11), 1976–1984 (2004). 

[10] KHAN S R, CHOI G S. High-efficiency CMOS rectifier with minimized leakage and threshold cancellation features for low power bio-implants[J]. Microelectronics Journal,2017,66. 

[11] CHEN B. Fully integrated isolated dc-dc converter using micro-transformers[C].2008 Twenty-Third Annual IEEE Applied Power Electronics Conference and Exposition, Austin, TX, 2008, pp. 335-338. 

[12] Analog Devices.ADuM54xW—Quad-Channel Isolators with Integrated DC-to-DC Converter Datasheet[R/OL].http://www.analog.com.

 本文來源於科技期刊《電子產品世界》2020年第03期第50頁，歡迎您寫論文時引用，並註明出處。