電晶體小型化遇瓶頸,3D技術崛起

2020-11-22 電子發燒友

電晶體小型化遇瓶頸，3D技術崛起

科工力量 發表於 2020-11-17 16:41:16

從臺積電到阿斯麥爾（ASML），一段時間以來美國頻頻藉助各種手段，將商業問題政治化，打壓中國的半導體行業。但《日本經濟新聞》在10月21日的一篇評論裡指出，隨著半導體技術的革新，以及中國科技的發展，未來半導體技術的大趨勢，其實有利於中國。

《日經》：半導體科技發展趨勢，有利於中國 原日本半導體巨頭爾必達社長，現中國晶片製造商紫光集團的高級副總裁坂本幸雄，在文中對中國半導體行業的前景尤為樂觀：「當今世界，後來者擁有更好的機會，趕上現在的領導者。」 他還在文中援引一名中國商界人士的話說：「中國科技行業的領袖們現在感謝川普，因為他幫助他們下定決心，自主開發技術。」 文章指出，歷史上技術範式的改變，常常能為行業的新參與者創造機會。如今，坂本幸雄也從當今半導體行業的技術趨勢中，看出了這種趨勢。

電晶體小型化遇瓶頸，3D技術崛起長期以來，半導體行業都受制於「摩爾定律」，即集成電路晶片上可以容納的電晶體數目，大約每24個月便會增加一倍。但實際上，大約2005年前後，晶片表面電晶體和電路尺寸的縮小化之路遇到了瓶頸。當時，電晶體的尺寸已縮小至30納米左右，而這一尺寸，是由一種叫做「柵極」（gate）的中央電極來衡量的。 隨後，電晶體的小型化之路趨向緩慢。《日經》稱，從32納米到近期的10納米，雖然晶片製造商一直在標榜晶片製程的縮小。但從2005年前後，這些數字不再是柵極的實際尺寸了。如今，所謂的「10納米」或「7納米」，只是晶片製造商的一種品牌標籤。 例如，東京大學的平本俊郎教授就向《日經》表示，去年臺積電製造的7納米晶片，實際的柵極尺寸為18納米左右。而這，已經與過去柵極尺寸也為32納米的32納米晶片，有了明顯的偏差。

臺積電生產的晶片 官方圖 由於電晶體小型化的難度，以及成本都在不斷上升，因此各大晶片製造商目前已轉向一種三維技術，即利用傳統晶圓表面上方的空間，將更多電晶體裝載到晶片上。如今最先進的NAND快閃記憶體晶片，即在最底層的晶圓裸片上，堆疊了96至128層的集成電路。 隨著層數的增加和晶片的增厚，電晶體的小型化過程在快閃記憶體領域發生了逆轉。業內專家介紹稱，如今快閃記憶體晶片的典型電晶體尺寸大約在22至 32納米範圍內，比幾年前快閃記憶體晶片中使用的14納米電晶體要大。 而這種晶片製造技術從電晶體小型化到三維技術的重要轉變，可能會影響業界對晶片製造過程中最困難的部分——光刻技術的態度。 光蝕刻法是一種工藝，在矽晶圓的光敏表面上，通過一個稱為光掩膜的玻璃板將光投射到矽晶圓上，在玻璃掩膜上可以畫出電路計劃的圖像。這就像傳統的照片顯影過程，在透明膠片上捕捉到的圖像，通過投射光線穿過負片，對準感光紙，將其印在紙上。 隨著電路進一步小型化，這一過程需要短波光，來獲得更好的解析度。最先進的微型化技術需要超紫外或極紫外（EUV）光譜範圍的不可見光。

從光刻機中「解放」《日經》稱，如今阿斯麥爾是光刻機產業內的壟斷企業，一臺EUV光刻機的售價大約在1.2億至1.7億美元之間。然而，晶片製造商購買的阿斯麥爾光刻機，實際上只能應用於整個晶片製造過程的極小部分，也只能帶來適度的微型化效果。

阿斯麥爾光刻機 阿斯麥爾官方圖 如今，EUV光刻機只能用於製造邏輯晶片，如電腦的微型處理器，智慧型手機的系統晶片，以及遊戲和人工智慧領域的圖形處理器等。由於由於電路組成的複雜性，邏輯晶片尚不能完全使用三維技術。 對晶片製造商來說，只為製造這些晶片就使用EUV光刻機，成本和難度可能並不那麼合理。 實際上，如果一家晶片製造商要使用EUV光刻機，它還需要使用許多其他工藝，來優化EUV光刻技術，這就意味著廠商要投入大量資金，來購買各種先進設備。而裝備越先進，供應商就越少，美國的禁令也就越有效。 但是，如今快閃記憶體晶片的製造過程已經可以跳過EUV光刻機。 並且，如果能跳過EUV光刻機的限制，那麼晶片製造商的選擇就更多了。《日經》稱，日本佳能和尼康，如今也能生產非EUV光刻機。迄今為止，美國並未禁止這兩家廠商對中國晶片製造商出貨。 另一方面，包括華為在內，一些中國公司也一直在努力開發自己的光刻機。紫光集團旗下的長江存儲也在今年宣布成功研發128層QLC3DNAND快閃記憶體(型號：X2-6070)，並已在多家控制器廠商SSD等終端存儲產品上通過驗證。 《日經》認為，當前美國方面似乎將限制中國的重點放在EUV光刻機上，但中國正在積累三維晶片製造技術，這最終將應用於先進的邏輯晶片，幫助中國避免依賴基於EUV光刻機的晶片微型化。 並且，從長遠來看中國有能力提高晶片所有相關領域的技術，如材料、光學、化學、晶圓製造過程控制、表面檢測和功能測試等。 不少專業人士，也看好中國在晶片製造領域的潛能。曾在中芯國際擔任首席技術官的生駒俊明表示，基於他在中國的經驗，他認為中國有足夠數量的有能力的科學家和工程師來開發自己的晶片製造設備和晶片設計軟體。 東京科學大學教授若林秀樹表示，開發晶片製造設備和材料的整個供應鏈不是一朝一夕就能完成的。但他表示，「中國有可能在10至20年內成為這一領域的主導國家，因為它在所有科學和工程領域都擁有大量人才。」 對中國這樣的追趕者而言，技術趨勢也是一個優勢。信息技術分析機構高德納公司（Gatner）研究副總裁薩繆爾·王（Samuel Wang）表示：「新技術，如新材料、3D、人工智慧輔助晶片設計和基於雲技術的製造協作，都將為新興企業創造新的機會。」

責任編輯：lq

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 臺積電遇「難題」了?3nm製程晶片卡住瓶頸,三星新技術奮起直追
    在今年這一特殊的年份，全球的半導體行業仿佛掀起了一片大波瀾，也打開了新世界的大門，伴隨著美國宣布的各種技術封鎖，半導體行業的技術以及製程問題浮現在水面，因此全球很多半導體企業都在不斷的對晶片處理器等進行工藝上的突破。
  • 應用材料公司解決2D尺寸繼續微縮的重大技術瓶頸
    應用材料公司近日宣布推出一項新技術，突破了晶圓代工-隨邏輯節點2D尺寸繼續微縮的關鍵瓶頸。本文引用地址：http://www.eepw.com.cn/article/202007/415938.htm應用材料公司最新的選擇性鎢工藝技術為晶片製造商提供了一種構建電晶體和其它金屬導線連接的新方法，這種連接作為晶片的第一級布線，起著至關重要的作用。創新型選擇性沉積降低了導線電阻，從而提升電晶體性能並降低功耗。
  • 電晶體是做什麼的_電晶體的三個工作區是什麼
    輸入級和輸出級都採用電晶體的邏輯電路，叫做電晶體－電晶體邏輯電路，書刊和實用中都簡稱為TTL電路，它屬於半導體集成電路的一種，其中用得最普遍的是TTL與非門。TTL與非門是將若干個電晶體和電阻元件組成的電路系統集中製造在一塊很小的矽片上，封裝成一個獨立的元件。電晶體是半導體三極體中應用最廣泛的器件之一，在電路中用「V」或「VT」（舊文字符號為「Q」、「GB」等）表示。
  • 電晶體發展歷史
    電晶體因為有以下的優點，因此可以在大多數應用中代替真空管： 沒有因加熱陰極而產生的能量耗損，應用真空管時產生的橙光是因為加熱造成，有點類似傳統的燈泡。 體積小，重量低，因此有助於電子設備的小型化。
  • 裸視三維智慧膜:將3D顯示技術推向再一次崛起
    而縱觀全局，發展路徑總是逃不過「萌芽—發展—崛起—消沉—」無限循環的周期運動。對於3D顯示領域科學技術的發展而言，在3D影片《阿凡達》上映後已然掀起了第一次的崛起，而下一次的崛起，正是當下3D顯示技術的再度突破，裸視三維智慧膜亦是這次技術突破下的新型科技產物。裸視三維智慧膜的出現突破了一直以來3D顯示技術探索的瓶頸與阻礙。
  • SiC-MOSFET與其他功率電晶體有何不同?
    近年來，使用「功率元器件」或「功率半導體」等說法，以大功率低損耗為目的二極體和電晶體等分立（分立半導體）元器件備受矚目。
  • 臺積電 FinFET 和三星 GAA 在 3nm 製程技術遇瓶頸,量產時間恐將推遲
    打開APP 臺積電 FinFET 和三星 GAA 在 3nm 製程技術遇瓶頸，量產時間恐將推遲 問舟 發表於 2021-01-04 16:20:10
  • 北美站開店註冊遇瓶頸,二審資料提供依舊無法驗證?
    北美站開店註冊遇瓶頸，二審資料提供依舊無法驗證？ 北美站開店 註冊遇瓶頸，二審資料提供水電帳單後  近日又收到郵件說 無法驗證帳戶信息，請問遇見這種問題的大佬是如何解決的？無法驗證帳戶信息[color=rgb(118, 118, 118) !important]我們無法驗證您提供的文件。
  • 3D全貼合技術
    隨著3d玻璃蓋板技術以及3D貼合技術的進步，曲面手機持續升溫。
  • 中國芯已經開局，何懼引領潮流——華為麒麟集成103億電晶體
    華為芯麒麟990世界第一片商用晶片是由英特爾在1971年開發出的Intel 4004，片內集成了2250個電晶體，電晶體之間的距離是10微米，能夠處理4bit的數據，每秒運算6萬次，頻率為108KHZ，前端總線為0.74MHz (4bit)。
  • 美國公司找到晶片提速新方法，破解2D微縮關鍵瓶頸，技術日新月異
    美國半導體設備供應商應用材料公司（Applied Materials）推出一項構建電晶體和其他金屬導線連接的新工藝技術，能夠用於提升電晶體連接區域的導電性，進而突破晶片的運算速度瓶頸。，電晶體及其連接區域的製造節點可以推進到5nm、3nm及以下，晶片的功效、性能、面積/成本（PPAC）能夠同步提高。
  • 從初創到生物3D列印領導者,瑞典CELLINK如何快速崛起?
    瑞典CELLINK從生物材料創業公司崛起為生物列印市場的全球領導者，以閃電般速度快速崛起。
  • 我國實現3nm電晶體技術,那麼,電晶體是如何讓晶片計算的呢?
    簡叔每天都會關注科技界的發展動態，尤其是我國在科技上的發展進展，今天看到，我國復旦大學實現了3納米的電晶體技術，利用的也是GAA工藝。三星在3納米工藝上也將採用GAA工藝，臺積電可能會在第二代3納米技術上採用GAA工藝。
  • Google都認可 X86架構遇瓶頸Power是未來
    Google都認可 X86架構遇瓶頸Power是未來 2016年06月28日 10:53作者：王培振編輯：王培振文章出處：泡泡網原創     上周的時候
  • Camsense歡創科技:技術再創新,正式發布小型化雷射雷達Camsense X2
    與X1相比，一方面，X2延續使用了Camsense自研的高速圖像處理ASIC晶片Camsense® C1，把控成本;另一方面，在體積上X2更加小型化，這給終端廠商在掃地機器人內部結構有了更多設計空間和可能。
  • 不能盲目自信，中科院3nm電晶體研製成功還未打破國產晶片僵局
    確實，晶片產業一直是我國的軟肋，從設計到製造的關鍵技術都牢牢的掌握在外國人手裡，而我們不過是拾人牙慧罷了。>還好這兩年華為海思麒麟的崛起讓國人看到了崛起的希望任重而道遠啊，基於華為被制裁，國人對於國產晶片技術的崛起有著迫切心裡
  • 晶片內集成的液冷系統:散熱效果好,有助於電子產品進一步小型化
    背景如今，小型化已成為電子產品最重要的發展趨勢之一。在電子產品內，控制電流與存儲信息的電晶體也在越變越小。著名的摩爾定律曾指出：「當價格不變時，集成電路上可容納的電晶體數目，約每隔18個月便會增加一倍，性能也將提升一倍。」
  • 硬體/應用齊頭並進 16GB存儲容量遇瓶頸
    其實對於多數情況下，我們很難說技術水平上的增長就是用戶需求提升的體現。與此同時我們又不得不思考，在這些華麗的參數背後，到底有多少提升是用戶迫切需要的呢？16GB存儲容量遇瓶頸    筆者認為一直以來行動裝置硬體上的增長其實更多的是為系統應用來服務的，同時我們也愈加的發現，用戶對於行動裝置在軟體應用層面上的需求越來越大。
  • 3d列印技術解讀，什麼是3D列印快速成型技術？
    3d列印快速成型技術是一項先進的製造技術，也是我國工業製造業跟上國際化步伐的重要一步。所謂快速成型技術是將傳統的減材加工技術轉變為增材加工技術的一種工業製造方法。讓我們仔細看看這種先進的加工和製造技術。
  • Moore’s Law的延續-鰭式場效應電晶體的誕生
    隨著新工藝節點的不斷推出，電晶體體積越來越小，比如當電晶體溝道區域長度足夠短的時候，量子穿隧效應就會發生，會導致漏電流增加，進而導致電晶體效能的下降。 與標準電晶體有什麼不同？會帶來什麼樣的優勢？這要從平面工藝說起--Jean Hoerni於1950年代在飛兆半導體公司發明的平面工藝。平面工藝能實現更小型的電晶體，並將其安裝在各種不同電路中，或者將它們高效連接在一起嵌入在平行面板上，而不必像印刷電路板上的分離式組件一樣堆疊在一起。平面工藝實現了IC的極端小型化。隨著平面工藝的實施，半導體可以分層內置或蝕刻在超純晶圓片上。