摩爾定律
1965年4月，Intel創始人之一摩爾（Gordon Moore）提出了著名的摩爾定律，其內容為：集成電路上可容納的電晶體數目，約每隔兩年便會增加一倍。而現在經常被引用的「18個月」，則是由大衛·豪斯（David House）提出：預計18個月會將晶片的性能提高一倍，這是一種指數級的性能提升。
摩爾定律並非自然規律，而應該被視為對未來集成電路發展的觀測或者預測，但是這樣的「預言」卻伴隨著集成電路半個多世紀的快速發展並不斷的「自我實現」。從實際使用角度看，摩爾定律可以理解為微處理器的性能每隔18個月提高一倍，或價格下降一半。IC Insights的2020年版《McClean報告》（於1月發布）顯示了在過去的50年中，DRAM、快閃記憶體、微處理器和圖形處理器如何跟蹤Moore預測的曲線。從曲線可以看出，摩爾定律仍然在集成電路行業中發揮著作用。但是，在過去的10到15年中，諸如功耗和與微縮限制等種種物理極限制約著其進一步發展。隨著新工藝節點的不斷推出，電晶體體積越來越小，比如當電晶體溝道區域長度足夠短的時候，量子穿隧效應就會發生，會導致漏電流增加，進而導致電晶體效能的下降。
FinFET：今天最先進的電晶體
那麼在摩爾定律進入深水區以後，半導體的發展方向是什麼呢？十年前，也就是2010年，當傳統planar CMOS結構走到盡頭時，由於胡正明教授發明的鰭式電晶體（FinFET），使得摩爾定律得以延續傳奇。
胡正明院士（中國科學院外籍院士、微電子學家）
您或許要問，FinFET到底是什麼？與標準電晶體有什麼不同？會帶來什麼樣的優勢？這要從平面工藝說起--Jean Hoerni於1950年代在飛兆半導體公司發明的平面工藝。平面工藝能實現更小型的電晶體，並將其安裝在各種不同電路中，或者將它們高效連接在一起嵌入在平行面板上，而不必像印刷電路板上的分離式組件一樣堆疊在一起。平面工藝實現了IC的極端小型化。隨著平面工藝的實施，半導體可以分層內置或蝕刻在超純晶圓片上。但是，平面電晶體的源極、柵極和漏極都非常小，性能要求又極高，因此在集成電路工藝低於25nm之後，這些平面電晶體已經越來越難以完全控制其中電子的流動。電子可能會外洩，或者即便器件關閉也可能從漏極流出。
左：平面電晶體；右：鰭式電晶體
在平面電晶體中，電流通過柵極下面的平面2D水平信道從源極向漏極流動。柵電壓通過該信道來控制電流。而在FinFET 中，柵極可環繞三側信道，因此其靜電控制效果更佳，可有效阻止電晶體 「關閉」狀態下的電流，降低功耗。更出色的門控效果使設計人員可以增大電流和開關速度，進而提高IC的性能。
FinFET的發展
2011年初，英特爾公司推出了商業化的FinFET，使用在其22nm節點的工藝上。並且，從Intel Core i7-3770之後的22nm的處理器均使用了FinFET技術。從那時起，FinFET體系結構進行了持續的改進，以提高性能並減小面積。例如，FinFET的3D特性允許增加fin片高度，從而在相同的面積上獲得更高的器件驅動電流。如今，業界正在加快生產的10nm / 7nm晶片也是基於FinFET。在最先進的節點的標準單元大多是6T單元高度，也就是是每個器件最多擁有2根fin。但是，隨著工藝微縮至5nm節點，FinFET架構可能不再是主流。在溝道長度小到一定值時，FinFET結構又無法提供足夠的靜電控制。最重要的是，向低軌標準單元的演進需要向單fin器件過渡，即使fin高度進一步增加，單fin器件也無法提供足夠的驅動電流，因此未來半導體行業也許會採用新結構。
但是，無論未來新的結構會不會替代FinFET，無論摩爾定律會不會在未來某一天終結，半導體產業本身的發展，仍然遠遠沒有到盡頭。