乾貨| 漫話鎖相環——設計步驟概論

2021-01-08 電子工程世界

鎖相環電路的設計從確定需求開始至環路濾波器元件參數確定而結束,大致過程如下:


1、根據設計需求,指定一組鎖相環的關鍵參數,這些參數包括:環路帶寬ωn、噪聲帶寬Bn、阻尼因子ζ、捕捉時間Tp、鎖定時間TL、捕捉範圍Δωp、失鎖範圍ΔωM等。並不是每個設計都要用到上述所有參數,通常只是根據需要指定其中幾個。


2、根據輸入信號的特徵,選擇鑑相器的類型及其工作頻率。根據輸出信號的要求,確定VCO的工作頻率範圍。根據上述這兩個條件確定採用的鎖相環電路型號(如果沒有合適的集成鎖相環電路則可能要採用不同的電路拼接),繼而確定鑑相器的增益Kd、VCO的外圍元件參數及其增益Ko。


3、指定鎖相環的階數(通常為2階或3階),據此選定環路濾波器的電路形式。然後根據上述第1條中指定的參數與第2條中的鎖相環增益,計算環路濾波器的元件參數。


在實際設計過程中,上述步驟可能有次序的調整,也可能由於某些實現上的問題而出現反覆。下面提供這些設計步驟關係,只給出結論或簡單的推導,原理請參考有關文獻。


指定鎖相環的關鍵參數


對於任何一個反饋系統來說穩定性總是第一位的。在二階鎖相環中用阻尼因子描述系統的穩定性,阻尼因子越大越穩定,但是阻尼因子過大後帶來系統各種性能的「遲鈍」,所以一般情況下阻尼因子總是取值0.7左右。在高階鎖相環中常常用開環頻率特性分析系統的穩定性,要求開環特性以-20dB/dec的滾降速率穿越0dB的橫軸,且在穿越點前後保持一定的寬度。此寬度越寬越穩定,但與阻尼因子一樣,太寬會帶來負面的影響,所以常常要求其寬度保持在10倍頻率左右。


除了穩定性外,其他參數確定了鎖相環的整個響應特性,隨著系統的要求不同有不同的側重點。


例如頻率解調電路是一個調製跟蹤型的鎖相環,它要求鎖相環的閉環帶寬遠大於調製頻率,由此可以指定閉環帶寬的範圍。由於這個範圍比較寬泛,所以還可以在這個寬泛的條件下進一步指定其他的指標。


又如同步信號恢復電路是一個載波跟蹤型的鎖相環,它的一般要求是閉環帶寬遠小於調製頻率,由此可以指定鎖相環閉環帶寬的範圍。但是閉環帶寬變窄後通常其捕捉帶也變窄、捕捉時間變長,如果對捕捉過程有要求的話,就可能要修改鎖相環其他方面(例如壓控振蕩器)的參數或結構,也就是前面說的可能出現設計上的反覆。


若輸入信號中混有強噪聲,則噪聲帶寬Bn將是最主要的參數,具體數值要根據輸出信噪比的要求確定。由於在大部分二階鎖相環中噪聲帶寬為 ,且在時有最小噪聲帶寬,所以一旦指定噪聲帶寬,就可以確定鎖相環的閉環帶寬與阻尼因子。


再如在某些頻率合成器中要求輸出頻率頻繁地變化,這時最主要的指標是鎖定時間。但如果同時有相位抖動的要求,那麼也會對其他方面提出要求,可能出現反覆設計的過程。


指定參數這個問題牽涉面太廣,需要一定的設計經驗,有時還會出現牽一髮而動全身的情況,在最壞的情況下還可能做不得已的折中。我們將在後面的設計實例中針對實際情況作進一步討論。


選擇鑑相器


最常用的鑑相器有3類:模擬乘法器、異或門和鑑相-鑑頻器(PFD),確定使用何類鑑相器取決於輸入信號與反饋信號的性質。由於大部分鎖相環的反饋信號是方波,這種情況下可能採用的鑑相器僅與輸入信號有關。


若輸入信號含有明確的邊沿信息(例如脈衝信號),或者可以通過轉換手段獲得明確的邊沿信息(例如「乾淨」的簡諧信號可以通過比較器整形的方法轉換為矩形波),那麼採用PFD通常是最佳的選擇。


若輸入信號帶有邊沿信息但是邊沿信息不很明確(例如帶有噪聲的輸入信號,其邊沿可能帶有少量的毛刺),這種情況下不可以用PFD,因為毛刺信號會引起PFD的誤動作,但是可以選用異或門鑑相器。異或門鑑相器對於噪聲不很敏感,模糊的邊沿信息會在鑑相器中得到合理的平均。


若輸入信號帶有強噪聲而幾乎無法通過整形手段將它轉換為矩形波時,通常只能選擇模擬乘法器作為鑑相器。也可以採用反饋信號控制一個開關將輸入信號切換為「同相-反相」形式,即所謂開關狀態調製器作為鑑相器(這種電路可以看作乘法器的一個特殊形式)。


在頻率很高的情況下,反饋信號與輸入信號只能以正弦波形式出現,此時的鑑相器只能採用乘法器。


採用集成鎖相環電路時,通常在數據手冊中會給出鑑相器的鑑相增益Kd(其單位是V/rad)。


確定壓控振蕩器


壓控振蕩器的主要參數是中心頻率ω0、可控頻率範圍Δωm以及壓控增益Ko(單位是rad/(V·sec))。可能還有一些其他指標如頻率穩定度、相位抖動等,但已經超出這篇材料的討論範疇。


在調製解調、同步獲取等應用中,一般總是要求振蕩器的中心頻率儘可能接近輸入信號的載頻或同步信號頻率,這時有最大的同步範圍以及最短的捕捉時間,振蕩器的可控頻率範圍則根據輸入信號可能的變化範圍確定。在頻率合成等應用中,可能輸出信號的頻率範圍很寬,此時振蕩器的中心頻率不是重點,設計時只要滿足可控頻率範圍能夠覆蓋需要的輸出頻率範圍即可。


一般情況下鎖相環的壓控振蕩器都是RC張弛振蕩器,但在一些比較特殊的電路中也可能採用其他類型的振蕩器,例如在頻率很高時可能採用壓控LC振蕩器,在要求振蕩器的中心頻率相當穩定時可能採用壓控石英晶體振蕩器等。


計算環路濾波器參數


在選定鎖相環電路後,環路濾波器是最後需要計算的部件,也是決定鎖相環電路性能的主要部件。


通常鎖相環是二階或三階的,其主要區別在於鎖相環的閉環頻率特性在高頻端的滾降速率不同,二階鎖相環以-40dB/dec速率下降,三階鎖相環以-60dB/dec速率下降。顯然由於三階鎖相環的滾降速率較高,可以更好地過濾輸入信號中的噪聲與波動,使得輸出信號的相位抖動減小。


更高階數的鎖相環雖然能夠獲得更好的效果,但是考慮獲得的性能改善與系統複雜度之間的平衡後較少採用。


常用的環路濾波器有超前滯後型RC濾波器和比例積分型濾波器,下圖是兩種構成二階鎖相環的環路濾波器。



為了方便說明,下面所有公式中,除了特別需要外,均用K表示鎖相環的環路增益。當鎖相環內除了環路濾波器外只有鑑相器與壓控振蕩器時,;若還有其他放大器之類增益為KA的元件,則;若環路中存在分頻係數為N的分頻元件(例如在頻率合成器中),則


在二階環中常用閉環帶寬ωn和阻尼因子ζ描述鎖相環的性能,並以此確定環路濾波器參數。由於大部分集成鎖相環電路中都滿足R2<>ωn,在此條件下,採用圖中所示環路濾波器的鎖相環的閉環帶寬和阻尼因子分別為



當指定了閉環帶寬和阻尼因子後,根據上式可以確定環路濾波器的元件參數(通常需要在合適的範圍內先指定一個元件的數值)。


下圖是在三階鎖相環中常用的環路濾波器。



圖中所示的兩種濾波器的頻率特性中都存在兩個極點和一個零點。令ω1與ω3為極點,ω2為零點,且ω123,則超前滯後型濾波器中各零極點的頻率關係為:



比例積分型濾波器中各零極點的頻率為



一旦指定零極點頻率,根據上式可以確定環路濾波器的元件參數(需要在合適的範圍內先指定一個元件的數值)。


為了確定上述環路濾波器中的三個零極點頻率,常常用開環頻率特性設計三階鎖相環。


首先要確定開環頻率特性的穿越頻率ωT。在大部分鎖相環中,開環頻率特性的穿越頻率與閉環頻率特性的-3dB頻率之間有下列關係



而鎖相環閉環頻率特性的-3dB頻率ω-3dB與閉環帶寬ωn、噪聲帶寬Bn等通常都相當接近,所以根據上式可以確定開環頻率特性的穿越頻率。


根據自控理論,為了保證有足夠的穩定裕量,鎖相環的開環頻率特性的穿越頻率wT必須位於ω2和ω3之間,最好是這兩個頻率的幾何平均值。ω3/ω2越大則相位穩定裕量越大,但太大則會引起其他負面影響,所以此比值通常在10左右,即



兩種環路濾波器具有相同的ω1表達式,均與環路增益K有關:



這樣,一旦指定了閉環頻率特性的-3dB頻率w-3dB或者閉環帶寬ωn、噪聲帶寬Bn等參數,就可以根據上面這些討論確定環路濾波器中三個零極點頻率,然後完成環路濾波器的設計。


注意:前面給出的環路濾波器電路在不同的集成鎖相環電路中可能要根據具體情況做適當修改。


例如在集成鎖相環電路HC4046中,可以採用任何一種環路濾波器。但是要注意的是,前面介紹的有源濾波器電路均為反相放大器,若直接應用將使得整個鎖相環成為一個正反饋環,所以必須採取校正措施,例如在環路濾波器中增加一個反相放大器。


又若採用HCT9046的鑑相器2,則要注意它的輸出結構與HC4046不一樣,HCT9046是電流源輸出,所以R1應該用對應的電流源代替。不僅如此,由於電流源對電容的充電方式改變,濾波器的傳遞函數也隨之發生變化,具體地說就是當採用超前-滯後型濾波器時,傳遞函數中的極點位置將從s平面的負實軸移到s平面的0點,也就是說這個濾波器變成了比例積分型濾波器,在設計時應該應用比例積分型濾波器的公式。


再如在集成鎖相環電路NE564中,鑑相器輸出在電路內部直接與壓控振蕩器相連,內置濾波電阻RLF(1.3kΩ),此電阻就是RC濾波器中的R1;晶片外面提供一對差分放大器的輸出引腳(Loop Filter),這對引腳必須外接兩組相同的對地電阻電容元件(R2C1,以及可能的C2)。NE564無法採用有源濾波器。


長按下方二維碼加微信號helloeeworld為好友,註明EEWORLD論壇帳號+職業和感興趣的方向,經審核通過即會被拉入不同領域建立的微信交流群。


相關焦點

  • 高頻鎖相環的可測性設計
    的可測性設計可測性設計(Design for Test,DFT)最早用於數字電路設計。  1 鎖相環結構及原理  本文所要測試的是用於大規模集成電路的鎖相環時鐘發生器,他是一款基於0.18 μm CMOS 數字工藝設計的高頻電荷泵鎖相環(Charge Pump Phase Locking Loop,CPPLL),最高輸出頻率達1.2 GHz。
  • 基於ADF4117的電荷泵型鎖相環設計
    摘要:電荷泵型鎖相環的設計主要集中在環路濾波器。為了解決各種環路濾波器對鎖定時間要求較高,並在環路帶寬較寬的應用中對參考頻率附近雜散抑制不夠,因而致使鎖相環相位噪聲及雜散惡化的問題。
  • 鎖相環原理
    導讀:本文主要講述的是鎖相環的原理,感興趣的童鞋們快來學習一下吧~~~很漲姿勢的哦~~~本文引用地址:http://www.eepw.com.cn/article/278852.htm  鎖相環就是為無線電發射中使頻率較為穩定的一種方法,
  • 提高環路的穩定性的CMOS電荷泵鎖相環電路設計
    提高環路的穩定性的CMOS電荷泵鎖相環電路設計 電子設計 發表於 2018-12-25 09:37:00 鎖相環(phase-locked loop,PLL)是一個閉環負反饋系統,能夠準確地產生一系列與參考頻率同相位的頻率信號
  • 改進型CMOS電荷泵鎖相環電路的應用設計
    本文設計了一種寬頻率範圍的CMOS鎖相環(PLL)電路,通過提高電荷泵電路的電流鏡鏡像精度和增加開關噪聲抵消電路,有效地改善了傳統電路中由於電流失配、電荷共享、時鐘饋通等導致的相位偏差問題。本文引用地址:http://www.eepw.com.cn/article/201612/327774.htm設計了一種倍頻控制單元,通過編程鎖頻倍數和壓控振蕩器延遲單元的跨導,有效擴展了鎖相環的鎖頻範圍。
  • 什麼叫鎖相環(PLL)?鎖相環的基本原理
    鎖相的意義是相位同步的自動控制,能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環,簡稱PLL。
  • 單片機超頻之PLL鎖相環設置
    這就得用到鎖相環了。例如MCU用的外部晶振是16M的無源晶振,則可以通過鎖相環PLL把系統時鐘倍頻到24M,從而給系統提供更高的時鐘信號,提高程序的運行速度。 51單片機,AVR單片機內部沒有鎖相環電路,其系統時鐘直接由外部晶振提供。
  • 基於ADF4106的鎖相環頻率器研究與設計
    打開APP 基於ADF4106的鎖相環頻率器研究與設計 佚名 發表於 2015-10-17 11:24:00   引言
  • 鎖相環應用的例子
    打開APP 鎖相環應用的例子 發表於 2019-06-12 14:57:06  1、鎖相環在調製和解調中的應用
  • 鎖相環工作原理與應用
    鎖相環是現代電子系統的基本模塊之一。它通常用於多媒體,通信和許多其他應用程式。有兩種不同類型的PLL - 線性和非線性。在現實世界中非線性設計是困難和複雜的,但線性控制理論在模擬PLL中是很好的建模的。PLL證明了線性模型對於大多數電子應用是足夠的。  什麼是鎖相環?
  • 電荷泵鎖相環的數字鎖定檢測電路應用分析
    由於數字鎖定指示電路設計簡單,易於被監控而被廣泛應用。在實際的鎖相環電路設計中,往往由於電路參數選擇不合理,儘管鎖相環處於正常的鎖定狀態,但由於PFD 的相位誤差超過鎖定檢測窗口而導致數字鎖定指示電路顯示失鎖。因此,必須需要根據特定鎖相環配置和外圍電路選擇合適的檢測窗口,或者根據檢測窗口要求設計合適的鎖相環環路參數和外圍電路。
  • 鎖相環的組成和工作原理
    因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤,所以鎖相環通常用於閉環跟蹤電路。鎖相環在工作的過程中,當輸出信號的頻率與輸入信號的頻率相等時,輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住,這就是鎖相環名稱的由來。
  • 鎖相環相位噪聲與環路帶寬的關係分析
    因此,設計時必須分析其各頻率範圍內噪聲源影響力的大小,權衡確定環路帶寬與各噪聲源的相互制約關係。以下利用鎖相環的等效噪聲模型,重點分析電荷泵鎖相環系統的相位噪聲特性,得出系統噪聲特性的分布特點以及與環路帶寬的關係。
  • 基於DSP的軟體鎖相環的實現
    控制系統採用數字處理器TMS320F2812 晶片實現對電網基波及特定次諧波電壓相位的跟蹤和鎖定。  1 軟體鎖相環的設計方案  1.1 工作流程  基於DSP的軟體鎖相環設計此方案的基本思路是通過採樣電壓過零點獲取同步信號,採用DSP 內部定時器的循環計數產生同步信號來實現壓控振蕩器和分頻器的功能,即通過改變定時器的周期或最大循環計數值的方法來改變同步信號的頻率和相位,同時對電壓進行A/D 轉換及數據處理,得出基波及諧波電壓的相位與頻率,調整SPWM
  • PLL鎖相環的基本結構及工作原理
    捕捉過程與跟蹤過程是鎖相環路的兩種不同的自動調節過程。  由此可見,自動頻率控制(AFC)電路,在鎖定狀態下,存在著固定頻差。而鎖相環路控制(PLL)電路,在鎖定狀態下,則存在著固定相位差。雖然鎖相環存在著相位差,但它和基準信號之間不存在頻差,即輸出頻率等於輸入頻率.這也表明,通過鎖相環來進行頻率控制,可以實現無誤差的頻率跟蹤.其效果遠遠優於自動頻率控制電路。
  • 鎖相環在調製和解調中的應用
    當載波信號的頻率與鎖相環的固有振蕩頻率ω0相等時,壓控振蕩器輸出信號的頻率將保持ω0不變。若壓控振蕩器的輸入信號除了有鎖相環低通濾波器輸出的信號uc外,還有調製信號ui,則壓控振蕩器輸出信號的頻率就是以ω0為中心,隨調製信號幅度的變化而變化的調頻波信號。由此可得調頻電路可利用鎖相環來組成。
  • 驅動高壓鎖相環頻率合成器電路的 VCO
    鎖相環(PLL)電路是由壓控振蕩器(VCO)和鑑相器組成的反饋系統,振蕩器信號跟蹤施加的頻率或相位調製信號是否具有正確的頻率和相位。需要從固定低頻率信號生成穩定的高輸出頻率時,或者需要頻率快速變化時,都可以使用PLL。典型應用包括採用高頻率、電信和測量技術實現濾波、調製和解調,以及實現頻率合成。
  • PLL鎖相環的特性、應用與其基本工作過程
    2、良好的載波跟蹤特性  無論輸入鎖相環的信號是已調製或未調製的,只要信號中包含有載波成分,就可將環路設計成一個窄帶跟蹤濾波器,跟蹤輸入信號載波成分的頻率與相位變化,環路輸出信號就是需要提取的載波信號。載波跟蹤特性包含窄帶、跟蹤和弱輸入載波信號的放大三重含意。
  • 鎖相環pll設計
    鎖相環pll設計 佚名 發表於 2018-06-13 11:21:48 設計背景: 在我們設計工程中我們會用到100M,500M等時鐘,如果我們的晶振達不到我們就需要倍頻,再上一個文檔中我們了解到了分頻,可是倍頻我們改怎麼做了
  • 5分鐘搞定鎖相環倍頻
    1.鎖相環在調製和解調中的應用(1)調製和解調的概念為了實現信息的遠距離傳輸,在發信端通常採用調製的方法對信號進行調製,收信端接收到信號後必須進行解調才能恢復原信號。當載波信號的頻率與鎖相環的固有振蕩頻率ω0相等時,壓控振蕩器輸出信號的頻率將保持ω0不變。若壓控振蕩器的輸入信號除了有鎖相環低通濾波器輸出的信號uc外,還有調製信號ui,則壓控振蕩器輸出信號的頻率就是以ω0為中心,隨調製信號幅度的變化而變化的調頻波信號。由此可得調頻電路可利用鎖相環來組成,由鎖相環組成的調頻電路組成框圖如圖8-4-5所示。