全新Calibre xACT 產品可滿足先進工藝廣泛的寄生電路參數提取需求

2021-01-09 電子產品世界

  Mentor Graphics 公司今天宣布推出全新 Calibre® xACT™ 寄生電路參數提取平臺,該平臺可滿足包括 14nm FinFET 在內廣泛的模擬和數字電路參數提取需求,同時最大限度地減少 IC 設計工程師的猜測和設置功夫。 Calibre xACT 平臺可藉由自動優化電路參數提取技術,針對客戶特定的工藝節點、產品應用、設計尺寸大小及電路參數提取目標,實現精準度和周轉時間 (TAT) 的最佳組合。 採用 Calibre xACT 平臺進行電路寄生參數提取在滿足最嚴格的精準度要求的同時,還讓客戶體驗到了減少高達 10 倍的周轉時間。

本文引用地址:http://www.eepw.com.cn/article/273136.htm

  Samsung 在用於 14nm 技術的 Calibre xACT 平臺的開發和認證方面與 Mentor

  Graphics 有著廣泛的合作,並憑藉該平臺的高精準度性能將其應用於技術開發。

  Calibre xACT 產品能夠將單個規則檔案應用於一系列電路參數提取應用,使客戶能夠兼顧精準度和快速 TAT(Turn Around Time),且無需手動修改其規則檔案或工具配置。

  「我們在對領先的電路參數提取產品進行了仔細的基準檢驗後,選擇了將Calibre xACT作為籤核電路參數抽取工具標準並應用到我們所有的新一代設計中,」Cypress Semiconductor 公司 CAD 總監 Dragomir Nikolic 說道。 「包括在90 nm和65 nm製程節點上的產品。 我們發現,在眾多目標在最尖端工藝節點電路參數提取產品中,Calibre xACT 可提供高精準度和快速周轉時間的最佳組合。 此外,我們也看到 Calibre xACT電路參數提取工具有能力在各種各樣的應用(從電晶體級別到全晶片數字電路參數提取)中產生最佳結果,這種能力是非常有價值的。」

  在整個設計周期內,電路設計工程師必須在性能和精準度之間權衡取捨。寄生電路參數提取也不例外。 在使用較為複雜的 FinFET 組件的先進工藝節點上,設計工程師始終致力於追求更為嚴苛的精準度,也需要更高的性能和容量來實現十億級電晶體設計。事實上,在現代 IC 中,所有製程節點都隨著內存、模擬電路、標準單元庫以及客制化數字內容的混合變得日益複雜。這種複雜性為電路參數提取工具帶來了一系列不同的挑戰。 為了應對這些挑戰,Calibre xACT 平臺將精簡模型、解電磁場技術(Field Solver)以及高效的多 CPU 擴展 (scaling)技術融為一體,以確保實現有可靠精準度並滿足計劃所要求的期限。

  Calibre xACT 電路參數提取平臺與整個 Calibre 產品線整合,實現了無縫驗證流程,其中包括用於完整電晶體級模型的 Calibre nmLVS™ 產品,以及用於針對極高精準度電路參數提取應用的 Calibre xACT 3D 產品。此外,它還納入了第三方設計環境和格式,以確保與現有的設計和仿真流程相兼容。


相關焦點

  • 聯詠採用Calibre xACT提取工具實現高準確度的布局後仿真
    明導國際(Mentor Graphics)日前宣布,聯詠科技(Novatek Microelectronics)採用Calibre® xACT™ 3D提取工具來精準確認電路之寄生參數,以提升布局後(post-layout)晶片仿真的結果。
  • 如何屏蔽掉spice model中已經提取的寄生電容?
    在寄生參數提取中,除了需要關注金屬導體的寄生電容外,還需要分析mos器件的節點寄生參數提取是否準確。下面是一個典型的mos管器件:該mos管的4個節點D, G, S, B的寄生電容值是否準確呢?我們首先用calibre xrc提取一下其寄生參數,結果如下:cc_1 S G3.32511fcc_2 S D6.73464e-19cc_3 S B12.7622fcc_4 G D3.32511f
  • Cadence獲得TSMC 7nm工藝技術認證
    Cadence® 數字籤核與定製/模擬電路仿真工具獲得TSMC 7nm工藝 v1.0設計規則手冊(DRM)認證及SPICE認證。合作期間,Cadence開發了包括多種解決方案的全新工藝設計包(PDK),進一步實現功耗、性能和面積(PPA)優化。此外,Cadence 7nm定製電路設計參考流程(CDRF)與設計庫參數描述流程也獲得增強,並已有客戶完成7nm DDR4 PHY IP 的部署。
  • Mentor 的 Calibre 和 Analog FastSPICE 平臺獲得臺積電最新製程...
    此外,Mentor 與 TSMC 的合作現已擴展到先進封裝技術領域, Mentor Calibre™ 平臺的 3DSTACK 封裝技術將進一步支持 TSMC 的先進封裝平臺。 TSMC 的 N5 和 N6 製程技術能夠幫助眾多全球領先的 IC 設計公司提高處理器的性能、縮小尺寸並降低功耗,從而更好地應對汽車、物聯網、高性能計算、5G 移動/基礎設施、AI等領域激烈的市場競爭。
  • Mentor 通過臺積電最新的3nm 工藝技術認證
    我們很高興看到Mentor的系列領先平臺正不斷地獲得臺積電認證,以幫助我們的客戶使用最先進的工藝技術在功耗和性能方面獲得大幅提升,進而成功實現晶片設計。」此次獲得臺積電N3工藝認證的 Mentor 產品包括Analog FastSPICE™ 平臺,可為納米級模擬、射頻 (RF)、混合信號、存儲器和定製數字電路提供先進的電路驗證。
  • PCB布局的DC電阻,寄生電容和寄生電感
    將寄生效應引入電路模型可幫助您解釋真實系統中意料之外或不期望的信號和電源行為,從而使寄生建模工具對於理解電路和產品行為非常有幫助。 這是因為電路圖根本無法說明實際PCB,IC或任何其他電氣系統的某些重要功能。寄生在電路圖中表示為電阻器,電容器和電感器,具體取決於它們在頻域中的行為。請注意,幾乎完全按照LTI電路來討論寄生,這意味著寄生也被視為線性且隨時間變化的。
  • 楷登電子公布與臺灣積體電路公司全新 12FFC 緊湊型工藝技術開發的...
    (TSMC)全新12nm FinFET緊湊型(12FFC)工藝技術開發的合作內容。 12FFC數字籤核與定製/模擬電路仿真工具認證 已獲得12FFC工藝認證的Cadence數字與Signoff,以及定製/模擬電路仿真工具包括: • Innovus 設計實現系統:符合TSMC 12FFC設計需求,包括布圖規劃、利用色彩/pin訪問/變更感知集成的時序收斂實現布局和布線,以及時鐘樹和功耗優化;提高生產力,縮短周轉時間。
  • 先進工藝下晶片的勝負手:高效驗證
    設計與先進工藝間的橋梁Calibre是Mentor公司專為複雜晶片設計的物理驗證挑戰而研發的業界最高性能平臺。它基於先進的層次化算法和技術,能夠快速、準確、完善的對混合集成電路進行物理驗證及寄生提取。目前,它已經被全球主流的晶圓廠採用,並成為其內部的物理驗證標準。「該工具持續發展提高,和客戶之間形成正反饋,終於穩佔市場經久不衰。」
  • Synopsys設計平臺獲得TSMC工藝認證_7-nm FinFET Plus工藝技術
    目前,基於Synopsys 設計平臺完成的數款測試晶片已成功流片,多位客戶也正在基於該平臺進行產品設計研發。Synopsys設計平臺在獲得TSMC的此項認證後,將可以更加廣泛地用於基於此工藝技術的晶片設計,包括高性能、高密度計算和低功耗移動應用。 該認證意味著TSMC極紫外光刻(EUV)工藝取得顯著進步。與非EUV工藝節點相比,前者的晶片面積顯著減少,但仍保持卓越的性能。
  • 高通推出全新QCC305x SoC系列 將頂級真無線耳塞特性帶至廣泛產品...
    高通副總裁兼語音、音樂及可穿戴設備業務總經理James Chapman表示:「我們正步入真無線耳塞品類持續擴展的全新時代,這一品類正快速實現多元化,為幾乎所有層級帶來全新用例和豐富特性。QCC305x SoC系列不僅為我們的中端真無線耳塞產品組合帶來諸多最新的頂級音頻特性,同時也為基於即將發布的LE Audio標準的產品開發做好準備。
  • 光耦繼電器在數字電路上廣泛的應用!
    它具有體積小、壽命長、無觸點,抗幹擾能力強,輸出和輸入之間絕緣,單向傳輸信號等優點,在數字電路上獲得廣泛的應用。一、光耦的分類光耦按照其電流傳輸特性通常分為線性光耦與非線性光耦(普通光耦)。線性光耦器件又分為兩種:無反饋型和反饋型。
  • Cadence發布7納米工藝Virtuoso先進工藝節點擴展平臺
    楷登電子(美國Cadence公司)今日正式發布針對7nm工藝的全新Virtuoso® 先進工藝節點平臺。同時,在電路設計流程中,客戶可以使用Spectre® APS仿真器、Virtuoso ADE產品套件和Virtuoso 原理圖編輯器執行對多工藝邊界的蒙特卡洛分析(Monte Carlo Analysis),從而加強電路設計的差異分析。
  • LGT-多種存儲工藝滿足大部分消費者的市場需求
    LGT目前主要產品為基於LGT8F/S以及MIC8X/S內核的8位微控制器(MCU),產品基於多種存儲工藝(FLASH/MTP/OTP),可以滿足大部分工業以及消費類電子市場的需求。結合內部DAC,可以實現一個高效的保護電路。也可以結合PWM實現一個高效的閉環控制系統。LGTMCU內部集成高速高精度(2mV)的模擬比較器,比較器帶寬50M~100MHz,不但可以實現一般的保護和閉環控制,也可以完成對一些高速模擬輸入的信號的解調。
  • 一款晶片產品從構想到完成是怎樣的過程?
    在做綜合時要設定約束條件,如電路面積、時序要求等目標參數。工具:synopsys的Design compiler, 綜合後把網表交給後端。至此我們前端的工作就結束啦,看到這裡我先給各位看官個贊!晶片後端設計後端設計也就是從輸入網表到輸出GDSII文件的過程:主要分為以下六個步驟:邏輯綜合形式驗證時鐘數綜合物理實現時鐘樹綜合-CTS寄生參數提取版圖物理驗證1.
  • 先進封裝:埋入式工藝成競爭新焦點
    據深南電路公司技術營銷經理劉良軍介紹,該公司具備PBGA、WB-CSP、被動器件埋入等封裝基板批量生產能力,可提供FC-BGA、FC-CSP、FC-POP、FC-SiP等封裝基板樣品。目前基板產品包括BGA、Camera、SiP、Memory、MEMS、RF基板等。
  • NXP i.MX RT106L跨界微控制器 可滿足廣泛的智能家居需求
    打開APP NXP i.MX RT106L跨界微控制器 可滿足廣泛的智能家居需求 EEWORLD 發表於 2020-03-02 16:47:34
  • 伊頓電氣發布多款電路保護與控制行業定製化解決方案產品
    電氣集團中國區電路保護與控制事業部重磅發布多款行業定製化解決方案新品,涵蓋IZM6 系列框架斷路器、BZMX 塑殼斷路器和 Xpole-x 系列微型斷路器。先進的通訊功能,通過電流測量也為設備提供了有效的保護。  BZMX 塑殼斷路器:歷久彌新助力用戶價值提升  如今,各領域用戶的需求發生著變化,建築內部配電系統的持續穩定運行尤為重要,運營者在關注節能增效同時,也極其重視運維高效性。而對 OEM 行業企業來說,安全穩定的運維環境則意味著可以有效降低運營成本。