如何屏蔽掉spice model中已經提取的寄生電容?

2020-12-27 藍海微創新

在寄生參數提取中,除了需要關注金屬導體的寄生電容外,還需要分析mos器件的節點寄生參數提取是否準確。

下面是一個典型的mos管器件:

該mos管的4個節點D, G, S, B的寄生電容值是否準確呢?

我們首先用calibre xrc提取一下其寄生參數,結果如下:

cc_1 S G3.32511f

cc_2 S D6.73464e-19

cc_3 S B12.7622f

cc_4 G D3.32511f

cc_5 G B 1.16212f

cc_6 D B 12.7506f

上述寄生電容分為4類:

a.Gate到Source,Gate到Drain電容

b.Source到Bulk,Drain到Bulk電容

c.Gate到Bulk的電容

d.Source到Drain的電容

由於在spice model中一般會自動把上述4類電容考慮,如果寄生參數提取中再提取一遍,就會重複提取。

因此,需要把這4類電容屏蔽,屏蔽的方法是:

PEX IGNORE CAPACITANCE ALL poly nsd

(屏蔽G 到 S, G到D )

PEX IGNORE CAPACITANCE ALL poly psd

(屏蔽G 到 S, G到D )

PEX IGNORE CAPACITANCE DEVICE INTRINSIC poly ALLGATE

(屏蔽 G 到 B , 其中ALLGATE是mark layer)

設置上述3個參數後,提取結果如下:

cc_1 S D 0.00129446f

cc_2 S B 12.7622f

cc_3 G B 0.211916f

cc_4 D B 12.7506f

可以看到,G到S的電容和G到D的電容沒有了,被屏蔽掉了。G到B的電容比剛才的值小了,說明在mos管區域的電容被屏蔽了,只剩下Gate露頭的電容了。這個符合預期。

但是,S到B的電容和D到B的電容沒有屏蔽掉,該如何設置呢?

首先看一下,在原始的工藝文件定義中,有如下語句

diffusion = diff {

thickness = 0.004

min_width = 0.15

min_spacing = 0.18

resistivity = 10

src_drn_layers = {nsd_ psd_}

}

注意紅色字體的diffusion,src_drc_layers是關鍵字,nsd_ psd_是兩個process layer。

calibre命令文件中原來有如下語句:

PEX MAP diff NTAP PTAP nsd psd

它把nsd, psd映射到了diff層,但是沒有告訴工具映射到nsd_ psd_層。

如果修改該語句如下:

PEX MAP diff NTAP PTAP

PEX MAP nsd_ nsd

PEX MAP psd_ psd

當calibre xrc識別到該語句後,自動會把nsd之間的相互電容屏蔽掉,也自動會把nsd到襯底的電容屏蔽掉,自動會把psd到襯底的電容屏蔽掉。

屏蔽後,提取結果如下:

cc_1 S B 0.0777512f

cc_2 G B 0.211916f

cc_3 D B 0.0540989f

以上3個電容都是連接到mos管的金屬之間的耦合電容了,電容值很小,不是器件本身的電容,符合預期。

如果用戶在原始的工藝定義中沒有用diffusion的關鍵字,而是用conductor的關鍵字,如下:

conductor = diff {

thickness = 0.004

min_width = 0.15

min_spacing =0.18

resistivity = 10

}

則用戶需要增加額外的語句來屏蔽source到 drain,source到襯底的寄生電容。

PEX IGNORE CAPACITANCE ALL poly nsd

(屏蔽G 到 S, G到D )

PEX IGNORE CAPACITANCE ALL poly psd

(屏蔽G 到 S, G到D )

PEX IGNORE CAPACITANCE DEVICE INTRINSIC poly ALLGATE

(屏蔽 G 到 B )

PEX IGNORE CAPACITANCE DEVICE INTRINSIC nsd ALLGATE

(屏蔽 S 到 B, D到B )

PEX IGNORE CAPACITANCE DEVICE nsd nsd ALLGATE

(屏蔽 S 到 D )

可以看到,這種寫法比較繁瑣,不如前面的方法簡潔。

總結,屏蔽掉spice model中的寄生參數最簡單的方法是:在工藝文件定義中用diffusion的關鍵字,用src_drn_layers指定具體的layer名稱。然後在提取命令文件中,把gate的電容通過PEX IGNORE語句來屏蔽掉,不需要寫source ,drain的屏蔽語句。

以上給出了calibre xrc屏蔽寄生電容的方法,那麼,其它寄生參數提取工具該如何屏蔽寄生電容呢?我們將在後續的文章中討論。

相關焦點

  • PCB布局的DC電阻,寄生電容和寄生電感
    電路圖中缺少的信息是實際PCB布局的幾何形狀,它決定了系統中的元素如何相互電和磁耦合。 那麼,是什麼導致真正的PCB或IC中的電路元件,導體,鐵氧體和其他複雜結構之間發生電磁場耦合呢?這是由電磁場和物質之間的相互作用決定的,但是在複雜系統中總結信號行為的概念性方法是根據寄生電路元件或簡稱寄生來考慮耦合。
  • 線間寄生電容在容性串擾中起著怎樣的作用
    打開APP 線間寄生電容在容性串擾中起著怎樣的作用 佚名 發表於 2020-03-31 16:10:30 而容性耦合串擾在整個幹擾路徑中起著決定性作用,而線間寄生電容在容性串擾中又起著關鍵作用。本文通過4個不同的模型,來看看不同環境下,對線間寄生電容的影響?以此為PCB設計帶來參考意義。 模型介紹 1.相鄰層印製線平行布線
  • 漏電流和寄生電容引起的DRAM故障識別
    (a) DRAM電容Z平面截面圖像及電介質洩漏路徑;(b)電容X平面界面圖像及電介質洩漏路徑;(c)總漏電流與偏置強度的變化曲線。圖4所示為DRAM電容的電介質洩漏的例子。圖4 (a)和4 (b)分別是DRAM的Z平面和X平面截面圖,以及在SEMulator3D器件模型中觀察到的電介質洩漏路徑在這兩個平面上的投影。
  • 如何通過SPICE仿真來更好地理解RLC電路
    真實的LTI系統可以建模為RLC網絡,因為電阻器,電容器和電感器是描述電路中的電壓和電荷如何與電場和磁場相互作用的基本電路元件。 一個系統的RLC模型只有在包含實際電路元素和寄生電容的情況下才能完成。在一起使用時,寄生效應會與您設計的RLC網絡中的理想電氣行為產生一些偏差。RLC電路分析的一部分是檢查這兩個點的作用,以便更好地了解實際PCB布局的電氣性能。
  • 圖解MOSFET的寄生電容、VGS的溫度特性
    同普通三極體相比,MOSFET堪稱電晶體之王,在模擬電路和數字電路中均有廣泛用途。為了發揮MOSFET性能優勢,用戶除了詳細閱讀產品規格書外,有必要先了解MOSFET的寄生電容,開關性能,VGS(th)(界限値),ID-VGS特性及其各自的溫度特性。
  • 「專利解密」歌爾MEMS傳聲器如何解決寄生電容?
    【嘉德點評】歌爾的此項技術方案能夠有效避免寄生電容的產生,進而提高了微機電傳聲器晶片的靈敏度,在實際應用中也為麥克風等傳聲器的使用帶來福音。集微網消息,歌爾公司作為國內MEMS傳聲器方向的奠基人和開拓者之一,在業內具有舉足輕重的份量,然而近日歌爾在2012年申請的一項關於MEMS傳感器晶片的專利卻陷入無效程序中。
  • 關於寄生電容 一定要仔細讀一讀
    電源紋波和瞬態規格會決定所需電容器的大小,同時也會限制電容器的寄生組成設置。圖1顯示一個電容器的基本寄生組成,其由等效串聯電阻(ESR)和等效串聯電感(ESL)組成,並且以曲線圖呈現出三種電容器(陶瓷電容器、鋁質電解電容器和鋁聚合物電容器)的阻抗與頻率之間的關係。
  • 電容式觸摸感應技術中的電容物理學
    這些電學特性可以用等效的分布式阻抗電路來描述,並可以與電容感應拾取電路一起在電路仿真系統中進行完整的系統模擬。  在上述的系統設計流程中,兩個最重要的環節是, 第一, 正確全面的獲得電阻、電容及其拓撲結構的信息, 第二, 正確區分手指觸摸後的感應電容和寄生電容。這些往往與所選用的電容感應電路有著極為密切的聯繫[4-5],而其中對於各種電容性質的正確認識是最基本也是至關重要的。
  • ZL6205如何解決儲能電容所致的緩慢掉電?
    編者按:您有關注過LDO掉電過程嗎?您有了解過有的LDO為什麼會掉電緩慢嗎?您注意到了MCU的上電要求了嗎?今天實測一款普通LDO與ZL6205的掉電過程並且告訴您ZL6205是如何保障MCU可靠上電的。
  • 聯詠採用Calibre xACT提取工具實現高準確度的布局後仿真
    明導國際(Mentor Graphics)日前宣布,聯詠科技(Novatek Microelectronics)採用Calibre® xACT™ 3D提取工具來精準確認電路之寄生參數,以提升布局後(post-layout)晶片仿真的結果。
  • 擁有中蜂原始寄生蟎之稱的大蜂蟎,最後是如何被中蜂滅掉的?
    說到蜂蟎我們養殖中蜂的朋友可能很少聽說,但是有的朋友發現過,總體來說中蜂蜂蟎不嚴重,甚至很多朋友都沒有發現有蜂蟎存在,主要原因就在於中蜂抗蟎能力強,成年的中蜂基本上染不上蜂蟎,蜂蛹就算染上蜂蟎也會被清理,其實這裡遺留了太多的問題。關於中蜂抗蟎能力強的這個問題,我們很多朋友都知道主要是中蜂通過相互清理的方式來清理掉了身體上的蜂蟎,導致成年的中蜂根本就難以被蜂蟎寄生。
  • 怎麼理解電磁爐中電容式觸控的原理?看完這篇恍然大悟
    打開APP 怎麼理解電磁爐中電容式觸控的原理?   方案介紹   ST的電容式觸摸按鍵方案通過一個電阻和感應電極的電容CX構成的阻容網絡的充電/放電時間來檢測人體觸摸所帶來的電容變化。如圖1所示,當人手按下時相當於感應電極上並聯了一個電容CT,增加了感應電極上的電容,感應電極進行充放電的時間會增加,從而檢測到按鍵的狀態。
  • 全新Calibre xACT 產品可滿足先進工藝廣泛的寄生電路參數提取需求
    Mentor Graphics 公司今天宣布推出全新 Calibre® xACT™ 寄生電路參數提取平臺,該平臺可滿足包括 14nm FinFET 在內廣泛的模擬和數字電路參數提取需求,同時最大限度地減少 IC 設計工程師的猜測和設置功夫。
  • AC耦合電容的影響,你真的知道嗎?
    作為一個電容,可能更多的粉絲會在電源網絡中見到過它們。一般來說,電容用在電源網絡中起到去耦的作用,也就是抑制高頻噪聲的作用。一般來說,我們加入了不同容值的電容,就能夠起到降低某些頻段的PDN阻抗的作用。如下所示,我們加入了一個在高速鏈路中常有的0.1uF電容,也能夠壓低10M到25MHz頻段的阻抗。
  • 使用DeepWalk從圖中提取特徵
    我們首先從文本或圖像中提取數字特徵,然後將這些特徵作為輸入提供給機器學習模型:從圖中提取的特徵可以大致分為三類:節點屬性:我們知道圖中的節點代表實體,並且這些實體具有自己的特徵屬性。我們可以將這些屬性用作每個節點的特徵。例如,在航空公司航線網絡中,節點將代表機場。這些節點將具有飛機容量,航站樓數量,著陸區等特徵。
  • 如何在表格數據上使用特徵提取進行機器學習
    數據準備的另一種方法是並行地對原始數據應用一套通用和常用的數據準備技術,並將所有轉換的結果合併到一個大數據集中,從中可以擬合和評估模型。這是數據準備的另一種哲學,它將數據轉換視為一種從原始數據中提取顯著特徵的方法,從而將問題的結構暴露給學習算法。它需要學習加權輸入特徵可伸縮的算法,並使用那些與被預測目標最相關的輸入特徵。
  • 電巢學堂:詳解射頻電路中的電阻,電容和電感
    電阻,電容和電感是電子線路中最常用的元器件,在低頻電子線路或者直流電路中,這些元器件的特性很一致。但是在射頻電路中又會是什麼情況呢?今天我們就雷振亞老師的《微波工程導論》一書的介紹,繼續學習射頻電路基礎中的基礎。
  • LDO 的輸出電容選用
    一般在電源的輸出端都會有一個或多個電容,其主要作 用是維持輸出穩定,同時也過濾掉一些不必要的交流成 分。因此人們經常認為電容是解決輸出不穩或噪聲問題 的靈丹妙藥,設計時常常會多預留幾個電容用於解決問 題,卻很少考慮電容和電壓額定值之外的參數。
  • PCB焊盤寄生電容的計算公式與設計標準
    PCB焊盤:元件通過PCB上的引線孔,用焊錫焊接固定在PCB上,印製導線把焊盤連接起來,實現元件在電路中的電氣連接。引線孔及周圍的銅箔稱為焊盤。 焊盤種類 方形焊盤——印製板上元器件大而少、且印製導線簡單時多採用。在手工自製PCB時,採用這種焊盤易於實現。
  • 電容容量是不是越大就越好?三點式基於電容的振蕩電路設計如何進行
    三點式基於電容的振蕩電路設計如何進行 發表於 2017-05-31 14:11:10   電容容量是否越大越好?   直觀上看,似乎儲能電容越大,為IC提供的電流補償的能力越強。因此,許多人愛使用容量很大的解耦電容。