SoC設計中的片上通信體系結構研究

2020-12-17 電子產品世界


自20世紀70年代以來的大多數時間內,超大規模集成電路器件的特徵尺寸以每三年70 9/6的速度縮小,從而使得數目越來越多的電晶體可以集成在同一顆半導體晶片上製造。由於具有速度、價格、面積、功耗和上市時間上的優勢,基於IP核復用技術的SoC設計逐漸成為超大規模集成電路設計的一個重要領域,特別是SoC給無線通信、多媒體和消費類電子領域的設計提供了一個性價比更好的集成解決方案。而在SoC設計中,片上通信研究是國內外SoC設計基礎研究中的關鍵技術之一。

本文引用地址:http://www.eepw.com.cn/article/157785.htm


1 片上通信體系結構技術介紹
國內外片上通信體系結構研究主要有五種:共享總線結構、片上網絡結構、交叉開關、點到點通信和混合片上通信結構。
共享總線的互連方式可以分為:單總線、多總線和層次化總線。共享總線式的片上通信主要由公司開發並廣泛應用於實際的SoC設計中,如IBM的CoreCon-nect總線互連框架、ARM公司的AMBA總線,以及其他一些公司的總線等,同時國內的高等院校也有對共享總線式的片上通信的研究,例如西安電子科技大學的科學基金項目「高性能SoC異步互連技術研究」,南京大學的科學基金項目「動態可重構SoC:中數據通信問題的研究」等。仲裁器是共享總線中的關鍵技術之一,現有的仲裁器的優先級策略包括靜態優先級策略、時分多路優先級策略和基於隨機數的彩票優先級策略的研究。儘管共享總線互連結構能夠適合大量的應用並被採用,但是它也存在一些問題。首先SoC中具有各種各樣的IP模塊,每個模塊都有各自的通信要求,而通常的單總線結構在同一時刻僅能授權一個發出請求的主設備佔用共享總線,因此限制整個SoC的性能。同時,隨著SoC的規模越來越大,總線結構的長互連問題、深亞微米技術下的串擾問題以及壓降問題,都表現出來。
近幾年,已有國內外學者提出採用計算機網絡的互連通信技術進行SoC的片上網絡設計與研究,這種片上網絡結構能夠極大提高多處理器SoC的性能。然而相當於共享總線結構來說,同時帶來了較大的硬體和延遲開銷。2002年Standford大學的De Micheli提出了採用將計算機網絡互連技術使用到SoC設計中。他認為片上網絡可以為SoC帶來更高帶寬的通信鏈路和易於擴展的節點,同時,採用該技術可以提高SoC的服務質量(QoS)。對於片上網絡,現在的研究主要集中在片上網絡(NOC)的結構、通信協議、高層次綜合和設計自動化。近年來,多種基於報文交換網絡的片上網絡互連結構被提出,其中較多被研究的包括二維網格NoC、可擴展的可編程片上網絡SPIN等。


相關焦點

  • 動態可重構系統的通信結構研究
    3 動態可重構系統的通信結構 3.1 兩種基本策略    典型的片上系統設計常常採用片上總線和片上網絡兩種通信策略。最常用的是片上總線,其主要優點是高靈活性,可延展,設計花銷小,一般在帶寬要求較低時時延也較短;缺點是過長的通信線路帶來一定能耗,且限制系統時鐘速率。當通信結構中含有兩個以上的模塊時,可伸縮性減弱。
  • 美軍JTRS通信體系結構的發展研究
    這些問題的暴露都急迫的需要一體化的體系結構框架。軟體無線電的內在特性是通過在一套無線電硬體中更換波形軟體就可重新定義無線電功能。這樣就可以實現各軍種、本國部隊和盟軍部隊之間的通信互操作能力。工業部門需要一種明確定義的硬體、軟體和網絡體系結構,以便為實現波形互操作提供一個標準化的環境。
  • 系統級晶片(SoC)的複雜設計選擇:片上網絡(NoC)
    1.什麼是片上網絡(NoC)?為什麼系統級晶片(SoC)設計需要NoC?在介紹NoC相關歷史之前,我想提出一個觀點:NoC是一種SoC架構。從字面上看,NoC是SoC架構師在其框圖和平面圖中繪製的IP模塊之間連接的邏輯和物理實例。
  • 基於移動agent虛擬儀器系統體系結構研究
    比如現有儀器系統的開發依賴於經驗的積累,一般由用戶根據自身需求開發小功能集的虛擬儀器系統;儀器的平臺獨立性和擴展性差,儀器系統的設計和執行效率低下,適應性不夠強[2]。因此,如何提高虛擬儀器系統的執行效率,降低設計難度,是虛擬儀器系統研究中一個需要解決的重要問題。
  • 計算機網絡 體系層次結構的劃分
    因此,計算機網絡的問題主要是解決異地獨立工作的計算機之間如何實現正確、可靠的通信,計算機網絡分層體系結構模型正是為解決計算機網絡的這一關鍵問題而設計的。分層的原則計算機網絡體系結構的分層思想主要遵循以下幾點原則:1.功能分工的原則:即每一層的劃分都應有它自己明確的與其他層不同的基本功能。
  • 片上網絡交換機制的研究
    1.引言本文引用地址:http://www.eepw.com.cn/article/87062.htm  集成電路技術在過去的幾十年中得到了飛速的發展,在單一晶片上可集成的電晶體數目遵循著摩爾定律不斷增加,片上通信機制也經歷了從點對點到總線結構的轉變。
  • 具有X86到ARM二進位翻譯的SoC系統設計
    1 SOC架構設計1.1 處理器的確定通用處理器與硬體邏輯是SoC設計的主流架構。在一些需要大量數據處理的應用中,這樣的架構並不能滿足要求。實際上,由於不同的任務在很大程度上互相獨立運行,可以將具有內在執行並行性的任務分解為緊密聯繫的子任務,不同的內核可以執行不同的子任務,多核架構在1個周期內可以執行多個指令。
  • 基於單片機與PC通信的數據採集控制系統設計研究
    基於單片機與PC通信的數據採集控制系統設計研究 秩名 發表於 2013-06-08 14:16:21   在工業控制過程中,需要對被控制對象的實時數據進行採集,並且根據採集數據的實際情況
  • C8051F020單片機的RS485串行通信設計
    第二種方法的優點是通信距離較遠,速率較高,可達10 Mb/s;缺點是需要安裝通訊卡和驅動程序,並進行必要的設置。本文採用第二種方法。  2 總體架構  在某型電子設備研製中,選用美國Cygnal公司生產的一種soc型8位單片機C8051F020,對測控系統進行數據採集。該單片機是C8051F系列的F02X子系列,其性價比在工業控制領域具有較強的競爭力。
  • 系統級晶片(SoC)的複雜設計選擇:內核、IP、EDA和NoC
    jscEETC-電子工程專輯數據的流動主要藉助了片上系統中的I/O總線,例如Arm提供的AMBA標準。採用DMA控制器則可以讓外部數據直接被傳送到存儲器,無需經過中央處理器,這可以大大改善數據吞吐的效率。最近10年來,SoC設計的一個趨勢是採用基於網絡的拓撲結構,來提高片上通信的效率。
  • 系統級晶片(SoC)的複雜設計選擇:RISC-V處理器內核
    例如賽昉科技的U5、U7以及U8系列的處理器內核IP,全都基於RISC-V架構並且支持Linux作業系統,且配置了cache層級結構來平衡面積性能,以實現高性能以及高能效的要求。其次就是根據性能指標選擇流水線級數,多發射的數量等,根據應用需求選擇所需要支持的指令集,比如是否需要浮點計算,進而是否支持雙精度浮點計算。以上的標準都會對處理器內核IP的選擇產生影響。
  • 基於SoC的X86到ARM二進位翻譯和執行功能的系統設計
    本文引用地址:http://www.eepw.com.cn/article/148618.htm  1 SOC架構設計  1.1 處理器的確定  通用處理器與硬體邏輯是SoC設計的主流架構。在一些需要大量數據處理的應用中,這樣的架構並不能滿足要求。
  • 基於DSP技術汽車定位防盜系統的體系結構系統研究
    儘管市場上的汽車防盜器正逐步改善,但這些防盜器主要採用呼叫報警、高壓電擊等, 伴隨科學技術的發展,汽車偷盜技術也越來越高,使人防不勝防。汽車防盜無論是對汽車 製造商還是社會保險業都具有極其重要的研究價值,針對目前世界範圍內汽車盜竊案的上升趨勢,各汽車廠家都在不斷地改進防盜技術,尤其是隨著微電子技術的進步,汽車防盜技術 已向著自動化、智能化方向發展。
  • SoC設計是圍繞著什麼在設計?
    打開APP SoC設計是圍繞著什麼在設計? SoC設計是圍繞著什麼在設計? SoC設計是圍繞著總線來開展設計的。SoC最需要掌握的核心知識點其實並不是什麼SoC的概念之類的,而是微機原理課程上面講的那些總線和接口的概念。例如什麼叫三總線,什麼叫主(Master)什麼叫從(Slave)等等。
  • CCS Chemistry | 結晶驅動自組裝,構築結構明確有序的雜化分離膜
    其中以聚合物材料修飾的無機二維納米片層雜化膜引起人們極大興趣。通過增強聚合物基質或片層堆垛的方式構築的具有層級結構的分子分離膜,可以實現連續過濾,具有較好的應用前景。在這種複雜的多級次結構構築過程中,需要將將有機聚合物與無機納米片層複合到統一材料中乃至分子級複合,從而得到具有規整層級結構的過程,必須要考慮三個問題:二維納米片層形貌的規整性、二維納米片層與有機聚合物空間分布的規整性、有機-無機界面相容性。在弱相互作用,如範德華力、氫鍵、靜電作用下,通過簡單的物理共混製備的雜化膜較易出現相分離及相界面間的滑移等問題,嚴重影響雜化膜在實際應用中的穩定性及分離性。
  • 基於OBE的數據結構課程考核評價體系設計與實踐
    目前基於OBE教學體系創新以及人才培養模式探索等方面的研究都較為豐富,但在具體的課程教學實踐層面中,如何準確把握OBE內涵和標準的相關研究仍較薄弱 [1]。評價是課程教學環節的重要組成部分,現有的評價方法主要是從學生個體和整體的角度進行定量計算和分析,但課程評價遠不止於「算分」這麼簡單,還要檢驗學生是否達到畢業要求以及考查學生的能力與素質[2]。
  • 低頻電磁波感應通信系統的設計與仿真
    2 低頻感應通信系統的設計  本文研究設計的低頻感應通信系統框圖如圖1所示,採用基於DSP的軟體無線電方式來實現,即在通用的硬體平臺上,儘可能用靈活、方便升級的軟體實現通信的各種功能。  軟體無線電是無線通信領域裡一種新的通信體系結構,他是以現代通信理論為基礎、數位訊號處理為核心、微電子技術為支撐,其中心思想是:構造一個具有開放性、標準化、模塊化的通用硬體平臺,將通信的各種功能如工作頻率、調製解調類型、數據格式、加密模式、通信協議等用軟體來實現,並使寬帶A/D和D/A轉換器儘可能地靠近天線,以研製出具有高度靈活、開放性的新一代無線通信系統。
  • 後SoC時代或將迎來Chiplet拐點
    許多公眾號都已經把今年ISSCC的核心焦點放在Chiplet——這個說新不新,卻再次綻放光芒的設計方法——上。小編也在此分享個人關於Chiplet對於集成電路生態、體系結構、模擬電路影響的一些思考。常規方法就是按照目前高性能計算體系結構的研究成果,按圖索驥搭出如下類SoC的標準化結構,以主控/多核CPU為核心+並行計算協處理器(GPU,AI晶片)+ 堆疊的Memory+IO是常規操作。
  • SOC的可測試性設計策略
    1 引言  可測試設計(DFT)是適應集成電路的發展要求所出現的一種技術,主要任務是對電路的結構進行調整,提高電路的可測性,即可控制性和可觀察性。按測試結構分,目前比較成熟的技術主要有測試點插入、內部掃描設計、內建自測試(BIST)、邊界掃描設計等[1]。
  • HART通信協議在現場儀表遠程通信中的實現(圖)
    在hart協議通信中,主要的變量和控制信息由4~20ma傳送,在需要的情況下,另外的測量、過程參數、設備組態、校準、診斷信息通過hart協議訪問。  hart通信採用的是半雙工的通信方式。  hart協議參考 iso/osi(開放系統互連模型 ),採用了它的簡化三層模型結構,即第一層物理層,第二層數據鏈路層和第七層應用層。