新思科技 (Synopsys, Inc.)近日宣布面向市場推出VC SpyGlass RTL靜態Signoff平臺,該平臺採用了公認的SpyGlass技術,是新思科技Verification Continuum 平臺的一部分。支持多核的VC SpyGlass平臺可在內存佔用減少一半的同時將性能提高3倍。新一代平臺通過機器學習技術增強了自身功能,使用可信賴的行業標準SpyGlass引擎,在不影響結果質量的情況下將誤報降低了10倍。
SK Hynix晶片設計主管Duen-Min Wang表示:「藉助VC SpyGlass降低誤報的技術,我們能夠專注於調試實際問題,並發現以前未發現的跨時鐘域問題。此外,VC SpyGlass和Design Compiler設計行為的一致性,將我們的設計設置時間縮短到了一天,同時提供更加靈活的調試和自定義約束設置。」
愈加複雜的晶片設計要求在RTL開發早期對RTL、跨時鐘域(CDC)和跨復位域(RDC) 設計的正確性進行驗證。新思科技VC SpyGlass集成了先進的算法和分析技術,可在RTL開發早期為設計人員提供詳細的設計信息和建議。它提供了緊密集成的形式驗證解決方案,通過降低誤報並提供全面的CDC和RDC分析,捕獲設計實現過程中出現的邏輯問題。VC SpyGlass還與Verdi?自動調試系統進行了天然的集成,以加快分析故障的根本原因。此外,VC SpyGlass平臺使用與新思科技Design Compiler?和PrimeTime?工具保持一致的設計行為和Tcl流程,來顯著縮短實現流程和驗證流程之間的設置時間。
瑞薩電子數字設計技術部門、共享研發部門、物聯網與基礎架構業務部主管Hideyuki Okabe表示:「約束不充分或不正確是造成大量違例問題的主要原因,這也會相應地增加我們的調試周期。藉助VC SpyGlass的新機器學習技術,我們的設計團隊將能夠顯著減少要調試的CDC違例誤報的數量,從而加快識別根本原因。」
新思科技晶片驗證事業群營銷與業務開發副總裁Rajiv Maheshwary表示:「對客戶來說,緊密集成的RTL靜態驗證平臺對晶片產品加速上市和減少迭代至關重要。VC SpyGlass可在將性能提高3倍的同時,將誤報降低10倍,並且提供數十億門級的容量。通過緊密集成的Lint、CDC和RDC分析,以及與實現流程的兼容性,晶片團隊能夠提高整體生產力並加快RTL靜態signoff。」
可用性和資源
新思科技VC SpyGlass RTL靜態signoff平臺現已推出。當前的SpyGlass用戶可使用現有規則和腳本,輕鬆升級至VC SpyGlass。
【來源:美通社】【作者:Synopsys, Inc.】