基於小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC晶片的軟硬體設計一體化...

2020-12-20 電子發燒友

基於小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC晶片的軟硬體設計一體化開發平臺

李倩 發表於 2018-08-01 08:27:07

中國廣州，2018年7月23日，廣東高雲半導體科技股份有限公司（以下簡稱「高雲半導體」）今日宣布：高雲半導體發布基於小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC晶片的軟硬體設計一體化開發平臺。

高雲半導體軟硬體設計一體化開發平臺，是基於GW1NS-2 FPGA-SoC 所提供的多種固定或可配置的設備模型庫以及與設備相匹配的軟體驅動器庫，使硬體設計工具與軟體設計工具相結合，從而支持GW1NS-2 FPGA-SoC的硬體架構設計和內嵌微處理器的軟體編譯/並接/查錯（Compile、Link、In-Circuit-Emulation/Debug)等功能；並支持ARM-MDK 與GNU兩套軟體設計工具。

與傳統FPGA只包含可編程邏輯單元不同，高雲半導體GW1NS-2作為一款真正微型化的FPGA-SoC系統晶片，除可編程邏輯單元之外，其內嵌了ARM Cortex-M3微處理器，以及作為微處理器固定外設的儲存器Block-RAM、快閃記憶體FLASH、ADC及USB-2.0 PHY，因而，GW1NS-2 FPGA-SoC系統晶片的應用設計兼具軟、硬體設計流程。

通過高雲半導體提供的軟硬體設計一體化開發平臺，GW1NS-2應用設計的FPGA構架硬體設計與嵌入式微處理器軟體設計，兩者有機無縫的結合在一起，具體如圖1所示，從而能夠大幅提高用戶設計的效率。

圖1 GW1NS-2 FPGA-SoC的應用設計結合軟硬體設計流程

所謂FPGA-SoC系統，即是利用FPGA可編程的優勢，將用戶在不同應用場景所需要的非固定接口與外設，由只需要1.7KLUT邏輯內的低密度FPGA可編程邏輯單元來編程實現，配置成特定內嵌CPU的設備，直接將CPU數據處理功能結合入微型化低密度FPGA，極大地拓展了FPGA晶片系統化應用的深度和廣度。

FPGA構架硬體設計從電路RTL（Verilog或VHDL）開始，經邏輯綜合工具成電路網表，然後配置上電路設計的物理約束與時序約束，再經高云云源軟體布局布線，通過靜態時序分析和電路設計布局往復調整之後，成為硬體二進位比特流文檔，最後經雲源軟體編程器下載入GW1NS-2 FPGA-SoC 進行硬體的編程。

FPGA-SoC的設計目的是將GW1NS-2內嵌的FPGA配置成內嵌微處理器（CPU）的物理設備。嵌入式微處理器軟體設計可從安裝在個人電腦（PC）上的軟體設計工具（Compiler、Linker、Debugger）開始，編寫C語言軟體程序，然後編譯成軟體二進位文檔，經軟體設計工具下載入連接嵌入式微處理器的儲存器之中。器件上電後，嵌入式微處理器會自動從儲存器當中讀出並執行軟體程序，按軟體程序命令調用內嵌FPGA內已配置好的物理設備以及嵌入式微處理器附帶固定物理設備，並處理數據，完成電路軟硬體設計功能。

「高雲半導體提供面向市場自主研發的新一代 FPGA 硬體開發環境，支持GW1NS系列FPGA 產品，」高雲半導體首席技術官宋寧博士說道，「能夠完成FPGA綜合、布局、布線、產生數據流文件及下載等一站式工作。」

「高雲半導體 GW1NS-2 FPGA-SoC晶片的軟硬體設計一體化開發平臺，就是在新一代 FPGA 硬體開發環境的基礎上，有機無縫地接入嵌入式微處理器軟體設計流程, 使之成為一個一站式的整體設計平臺」，高雲半導體軟核研發部門負責人高級經理高彤軍先生介紹，「從而縮短顧客從概念到成品的過程，最大化，最優化地發揮基於GW1NS-2微型FPGA-SoC所設計的顧客應用產品之優勝特性」。

       

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 高雲半導體小蜜蜂家族再添新成員——GW1NS-2 FPFA-SoC晶片揭開AI...
    打開APP 高雲半導體小蜜蜂家族再添新成員——GW1NS-2 FPFA-SoC晶片揭開AI的序幕 廠商供稿 發表於 2018-07-23 14:09:15
  • 基於CORDIC 2FSK調製器的FPGA設計
    提出一種基於流水線CORDIC算法的2FSK調製器的FPGA實現方案，可有效地節省FPGA的硬體資源，提高運算速度。最後，給出該方案的硬體測試結果，驗證了設計的正確性。0 引言 頻移鍵控(FSK)是用不同頻率的載波來傳送數位訊號，並用數字基帶信號控制載波信號的頻率。
  • 高雲半導體FPGA系列面世 為國產FPGA注入活力
    、現場可編程門陣列(FPGA)雲源™設計軟體、基於現場可編程門陣列(FPGA)的IP軟核平臺——「星核計劃」三大產品。其中有兩個家族產品，分別為GW2A和GW3S，前者採用臺積電(TSMC)的55nm工藝，後者採用臺積電的40nm工藝;朝雲™系列可提供多種封裝包括PBGA256、PBGA484、PBGA672、PBGA1156，將來可根據用戶需求，提供更多封測方式選擇。
  • 基於FPGA的RS232行列式矩陣鍵盤接口設計
    二、設計方案1.晶片引腳定義 2.鍵盤與晶片的連接圖(如圖2所示，為8×8的64鍵鍵盤)3.動態掃描原理(1)依次使列線scan0-scan7輸出0電平，檢查行線retn0-retn7的電平狀態。如果行線retn0-retn7的電平全為高電平，表示沒鍵按下。如果retn0-retn7上的電平不全為高電平，表示有鍵按下。
  • 一種基於FPGA的視頻邊緣檢測系統設計
    摘要：對於視頻圖像檢測與識別的需要，提出了一種基於FPGA的視頻邊緣檢測系統設計方案，並完成系統的硬體設計。通過FPGA控制攝像頭進行視頻採集，雙埠SDRAM對圖像數據進行緩存，FPGA再對數據進行實時處理。
  • 基於FPGA的m序列信號發生器設計
    基於FPGA與Verilog硬體描述語言設計井實現了一種數據率按步進可調、低數據誤碼率、反饋多項式為本文引用地址：http://www.eepw.com.cn/article/263588.htm　　　　1 m序列信號發生器的組成　　基於FPGA的m序列信號發生器硬體結構極其簡單，僅需兩個獨立按鍵(一個是復位按鍵與另一個控制數據率切換按鍵)、一個48 MHz的用於提供系統時鐘有源晶振、系統電源、一塊配置晶片、幾個簡單的電阻與電容即可實現。
  • 系統級晶片(SoC)的複雜設計選擇:RISC-V及SoC設計平臺
    誰都希望用最短的時間、最少的人力完成SoC軟硬體的設計和驗證，當然同時也希望IP費用、後續流片、封裝測試費用等都是最合理的價格。當然每個客戶對這些因素的優先級或是權重會不一樣。芯來科技成立2年以來，見證了RISC-V在國內的落地開花。最初，對於新興的RISC-V，大多數的SoC設計公司都因為軟體生態和用戶習慣而持觀望態度。
  • 用matlab來實現fpga功能的設計
    首先，DSP開發人員不熟悉硬體設計，尤其是FPGA。他們使用Matlab驗證算法，運用Ｃ語言或彙編語言編程，通常不會使用硬體描述語言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）實現數字設計。其次，雖然ＶＨＤＬ語言也提供了許多高層次的語言抽象，但是基於並行硬體系統的ＶＨＤＬ程序設計與基於微處理器的串行程序設計有很大的不同。
  • 基於FPGA的實時中值濾波器硬體實現
    在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。文獻[3]、[4]提出了鄰域圖像幀存的存儲結構，該結構充分利用了圖像幀存的數據結構轉換特性，並行高速提供鄰域圖像數據，配以FPGA作為並行處理器，高速實時地實現了中值濾波。
  • 基於JTAG接口實現ARM的FPGA在線配置
    本文介紹作者開發實現的一種基於ARM的嵌入式Linux下通過JTAG接口動態配置FPGA的方法。　　系統使用三星公司基於ARM9的S3C2410處理器晶片，Altera公司CycloneII系列的EP2C70 FPGA晶片，ARM處理器上運行基於S3C2410裁剪後的嵌入式Linux系統，內核版本為2．4．18。
  • 系統級晶片(SoC)的複雜設計選擇:FPGA
    rMCEETC-電子工程專輯1.在做系統級晶片(SoC)的設計規劃時，需要考慮哪些主要因素？rMCEETC-電子工程專輯2.目前主流的SoC一般包括哪些功能模塊或IP？有什麼新的技術趨勢值得關注？rMCEETC-電子工程專輯以AIoT、雲端以及手持消費產品應用為例，可以說需要的功能模塊非常多，例如ADC，ARM的多核處理器，以及高速收發器等。
  • 系統級晶片(SoC)的複雜設計選擇:RISC-V處理器內核
    而這一模式已經在賽昉科技垂直應用領域的晶片定製平臺上得以實現，充分發揮RISC-V指令集的特點，將已通過矽驗證的CPU內核、SoC架構、軟體算法、軟體棧、應用場景等多方位的全棧式優化，向最終用戶提供從定製晶片-軟體算法-應用框架的整體解決方案，從而構建成本、性能、能耗全方位的綜合競爭優勢。2.目前主流的SoC在選擇處理器內核IP時主要基於什麼標準？
  • 基於SoC FPGA晶片的異步全彩LED顯示控制器解決方案
    支持基於 MSS(Microcontroller Subsystem)的系統編程、系統多配置、系統在線更新、動態頻率切換等特性。CME-M5內部結構框圖見圖5.2)灰度控制下面以8bit/256級灰度作為例子，闡述LED灰度控制原理。對於RGB三基色LED顯示，256級灰度意味著R、G、B各使用8bit來表示灰度值(2^8=256,即256級灰度)。每顆LED有獨立的R、G、B三個信號供FPGA分別控制。全彩LED驅動晶片通常分為自帶PWM的恆流源以及不帶PWM的恆流源。
  • 基於Modelsim FLI接口的FPGA仿真技術
    除此之外，Modelsim還能夠與 C 語言一起實現對 HDL 設計文件的協同仿真。同時，相對於大多數的 HDL 仿真軟體來說，Modelsim 在仿真速度上也有明顯優勢。這些特點使 Modelsim 越來越受到 EDA設計者、尤其是 FPGA 設計者的青睞。
  • 系統級晶片(SoC)的複雜設計選擇:內核、IP、EDA和NoC
    最近10年來，SoC設計的一個趨勢是採用基於網絡的拓撲結構，來提高片上通信的效率。這種基於路由的數據包互連網絡稱為「片上網絡「（NoC），可以克服基於傳統總線網絡的帶寬瓶頸。有很多嵌入式應用，例如基於ARM Cortex M4的應用，要集成在低成本的FPGA中還有一定難度。好消息是，易靈思16nm工藝的Titanium系列第二代FPGA，內核可以輕鬆達到450Mhz，讓軟核的RISC-V處理器可以跟硬核的Cortex M4處理器分庭抗禮。
  • 基於FPGA的任意分頻器設計
    儘管目前在大部分設計中還廣泛使用集成鎖相環(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對於時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。
  • 基於DSP和FPGA技術的低信噪比雷達信號檢測
    本文主要介紹基於DSP和FPGA技術的低信噪比情況下雷達信號的檢測。1 設計思想 本技術的設計思想主要是通過對接收到的雷達信號進行高速A／D採樣，然後利用DSP和FPGA晶片對採樣後的信號幅度和輪廓進行判斷，以實現低信噪比條件下雷達信號的識別，從而還原出有效信號。系統原理框圖如圖1所示。
  • Altera啟動全球 SoC FPGA開發者論壇
    這些開幕活動在矽谷、中國深圳和德國法蘭克福舉行，合作夥伴、開發者和工程師將匯聚一堂，他們共同關注使用基於ARM的SoC FPGA中的精細粒度異構計算技術，滿足下一代嵌入式計算應用需求。在ASDF提供的環境中，系統架構師、硬體工程師、軟體開發人員和固件工程師一起協作，討論概念和遇到的難題，學習最新的技術，了解Altera及其合作夥伴提供的SoC FPGA新產品。
  • 基於IC接口管理晶片實現讀寫器的軟硬體設計
    基於IC接口管理晶片實現讀寫器的軟硬體設計 羅勇進，路林吉 發表於 2020-04-04 10:40:00 IC卡（Integrated Circuit card）即集成電路卡，是將一個集成電路晶片鑲嵌於朔料基片中
  • 基於FPGA的帶Cache的嵌入式CPU的設計與實現
    本文引用地址：http://www.eepw.com.cn/article/201706/349054.htm1 基於MIPS指令集的CPU流水線結構1.1 指令集的選取設計實現了指令兼容MIPS系列RISC處理器的指令集。