SoC系統中AHB/VCI Wrapper的設計及驗證

2020-12-17 電子產品世界

摘要：文章描述SoC平臺的片內總線到VCI標準接口的轉換部件的設計實現。它可以把帶有VCI標準接口的IP模塊和AMBA AHB系統總線連接起來。研究內容主要包括兩部分：第一，在VCI標準Rev2．0版本的基礎上，參照BVCI協議要求完成一個AMBA AHB系統總線與VCI標準接口的轉換部件-AHB／VCI Wrapper；第二，利用總線功能模型(BFM)思想，為AMBA總線和BVCI接口建立相應的BFM模型，在此基礎上，完成對AMBA總線控制部件和AHB／VCI Wrapper的功能驗證。該平臺具有很好的可重用性。
關鍵詞：AMBA總線；VCI接口；總線功能模型

0 引言
Basic VCI協議：AHB／VCI Wrapper的設計中採用的是VCI接口標準中的Basic VCI(BVCI)。
SoC平臺通過提供預先集成並驗證好的特定應用IP核，在很大程度上減弱了IP系統集成和系統級驗證的負擔。SoC設計平臺中各功能IP模塊是通過AMBA總線來連接的。AMBA(Advanced Microcontroller Bus Architecture)Rev2．0片內總線由ARM公司開發，是業內廣泛流行的一種工業標準片內總線。

1 AHB／VCI Wrapper設計思想
它包含兩部分：AHB-initiator-Wrapper和AHB-target-Wrapper，如圖1所示。從而實現AHB主設備與VCI從動方以及AHB從設備與VCI主動方之間的協議相互轉換。

本文引用地址：http://www.eepw.com.cn/article/149065.htm


AHB-initiator-Wrapper負責把VCI請求轉換成AHB周期請求，此時，它在AHB總線方相當於一個AHB主設備，在VCI方相當於一個VCI從動方。由於AHB-initiator-Wrapper具有AHB主設備特性，因此它在實際應用中可被例化為多個VCI主設備接口。
AHB-target-Wrapper負責把AHB傳送轉換成VCI傳送，此時，它在AHB總線方相當於一個AHB從設備，在VCI方相當於一個VCI主動方。同樣，由於AHB-target-Wrapper具有AHB從設備特性，因此它在實際應用中可被例化為多個VCI從設備接口。
1．1 AHB initiator Wrapper的設計
AHB-initiator-Wrapper負責接受VC主動方發出的請求，並控制AHB總線(作為總線主設備)完成傳送。尤其是，AHB-initiator-Wrapper要負責向AHB總線仲裁器請求總線所有權，得到總線以後，啟動AHB上的傳送並處理相應的AHB傳送反應，最後完成數據傳送。
1．2 AHB initiator Wrapper的總體構架
本設計中的AHB-initiator-Wrapper採用同步化電路機制解決了VCI主動方設備與AHB總線之間的速率匹配問題，圖2給出了該設計的總體構架。它主要包含五部分：BVCI請求握手控制單元、BVCI響應握手控制單元、請求內容FIFO、響應內容FIFO和AHB主設備控制引擎。

相關焦點

  • 系統級晶片(SoC)的複雜設計選擇:RISC-V處理器內核
    1.在做系統級晶片(SoC)的設計規劃時，需要考慮哪些主要因素？在後摩爾時代，晶片設計已經不是過去一味追求功耗下降和性能提升，而是偏向於市場應用。這也對晶片設計企業提出了更高的要求，在做系統級晶片(SoC)的設計規劃時，我們以應用場景為中心，同時綜合面積、功耗以及性能等需求，選擇相應的工藝節點以及IP。不是功耗最低和性能最高才是最好的，只有最符合特定應用場景實際需求的晶片才是最適合的。這也就是晶片定製化的模式，其特點就是模塊化、快捷、靈活易於開發。
  • 系統級晶片(SoC)的複雜設計選擇:內核、IP、EDA和NoC
    仿真與驗證是SoC設計流程中最複雜、最耗時的環節，約佔整個晶片開發周期的50%～80% ，採用先進的設計與仿真驗證方法已成為SoC設計成功的關鍵。外部設備接口IP的種類更加豐富，我們生活中接觸到的各類總線都有機會出現在系統晶片中。這其中負責承擔高性能系統擴展功能的有PCI Express（CXL/CCIX）、HBI等接口標準，它們可以實現高速外設、Die-to-Die或多晶片互聯的功能。目前PCI Express正在發展最新的6.0版本，而CXL已經演進到1.2版本。
  • 系統級晶片(SoC)的複雜設計選擇:RISC-V及SoC設計平臺
    以CPU為例，是否需要DSP、FPU等處理單元；存儲結構（ICache/DCache，片上指令緊耦合SRAM，片上數據緊耦合SRAM）及容量大小，以及所需要的系統總線結構等。●軟體生態和用戶習慣：軟體生態和用戶習慣是一個看不見摸不著的東西，但對SoC設計來說至關重要。軟體開發環境（IDE，SDK等），基礎工具鏈（編譯器，調試器等），作業系統支持程度...
  • SoC時代推動驗證革新 硬體仿真走向新高度
    SoC時代的經濟正在推動驗證的革新。革新的關鍵特徵是 SoC(片上系統)中的 「S」(系統)。雖然晶片已經變得更加複雜，但是用「複雜」來描述這場驗證革新的關鍵驅動因素並不充分和準確。
  • 航天測控:系統級BIT設計及BIT驗證技術
    此外，BIT設計技術一個非常重要的環節－BIT驗證環節也不容忽視。BIT驗證就是在研製的產品中注入一定數量的故障，用BIT設計規定的測試方法進行故障檢測與隔離，按其結果來估計產品的測試性水平，並判斷是否達到了規定要求，決定接收或拒收。
  • SoC設計中的IP軟核與硬核的對比及方案選擇
    這意味著同一個IP核能夠應用到多種設計中，或現有設計的下一代中。一些軟核提供商採用使其內核技術上非獨立的設計風格，但是這種方式看不到什麼優勢。 然而，在一些不使用這些特性的系統中，多餘的硬體可從軟核中去掉，以節省面積和功率。 軟核還可以包括實現配置參數。這是一種特殊的編譯時間定製，可幫助軟核更好地配合SoC團隊使用的設計風格。例如，微處理器內核經常通過使用門控時鐘電路來實現，但這種時鐘不能與某些時鐘布線工具很好配合。
  • 在知行EDI系統中實施SNIP驗證
    此前的文章介紹了SNIP驗證EDI文件，本文主要介紹如何在知行EDI系統中實施SNIP驗證。知行EDI系統的EDI處理功能包括對較低SNIP驗證級別的內置支持。更高的SNIP驗證級別可能需要配置驗證埠作為數據處理的附加步驟，而最高級別的SNIP驗證可能需要編寫腳本來實現驗證邏輯。
  • 系統級晶片(SoC)的複雜設計選擇:FPGA
    rMCEETC-電子工程專輯1.在做系統級晶片(SoC)的設計規劃時，需要考慮哪些主要因素？rMCEETC-電子工程專輯利用現有的相對性能不高但低功耗的處理器，將已經驗證過的高性能IP模塊（甚至多個軟核處理器）用低功耗、小面積的FPGA來實現，再利用先進的封裝技術進行集成，就有了可以隨時更新的可編程（Programmable）SOC。例如，易靈思的「易構」平臺就是一種非常好的，可以降低風險、加快上市時間的方案。
  • 國民技術選擇Cadence作為先進工藝系統SOC設計的優選供應商
    全球電子設計創新領先企業Cadence設計系統公司25日宣布，中國領先的無工廠IC設計企業國民技術股份有限公司在對Cadence® Virtuoso®、Encounter®、以及系統級封裝(SiP)技術進行了縝密的評估後，認為Cadence技術和方法學的強大組合，可幫助國民技術更好地實現在先進工藝條件下，複雜的系統級SOC的高品質設計。
  • 具有X86到ARM二進位翻譯的SoC系統設計
    這種並行處理使得整個系統的性能與使用單核處理器串行處理相同任務相比，有了很大改進。另外，多核架構設計可以復用現有的單核處理器作為處理器核心，從而可以縮短設計和驗證周期，節省開發成本，符合SoC設計的基本思路。多核架構是未來SoC發展的一個趨勢。
  • 掌握Verilog FPGA設計和驗證方法是AI時代系統設計師的生命線
    掌握 Verilog FPGA設計和驗證方法是AI時代系統設計師的生命線 胡薇 發表於 2018-04-17 16:12:18 在嵌入式系統研發領域，隨著產品AI化升級進程
  • 實戰jQuery和PHP CodeIgniter表單驗證
    【IT168 專稿】　　      前言　　在Web建站中，表單的合法性驗證是十分重要的一個環節，其中包括客戶端瀏覽器的Javascript的驗證和服務端的驗證。
  • 基於SoC的X86到ARM二進位翻譯和執行功能的系統設計
    本文引用地址：http://www.eepw.com.cn/article/148618.htm　　1 SOC架構設計　　1.1 處理器的確定　　通用處理器與硬體邏輯是SoC設計的主流架構。在一些需要大量數據處理的應用中，這樣的架構並不能滿足要求。
  • 你想知道RISC-V設計是如何被驗證的?
    現如今，工程團隊面臨著新的驗證挑戰，是因為隨著RISC-V處理器開發漸趨成熟，以及SoC和微控制器中RISC-V內核使用量的不斷增加所致，但這些挑戰與RISC-V內核本身無關，而與基於RISC-V內核或圍繞RISC-V內核的系統有關。可以想像，其驗證過程與基於Arm處理器的驗證一樣，複雜且耗時。
  • 新版STING擴展RISC-V設計驗證支持
    本文轉自【美通社】；印度班加羅爾2020年12月8日 /美通社/ -- 針對構建功能正確的CPU和片上系統實現的設計驗證產品供應商Valtrix Systems今天宣布，面向基於RISC-V的CPU和SoC實現的STING設計驗證工具1.9.0
  • Cadence孫曉陽:破解晶片設計驗證難題的妙招:GTIC2020
    在峰會下午場，Cadence公司驗證事業部產品工程總監孫曉陽帶來主題為《AI大時代中的晶片設計驗證挑戰》的演講。因此，晶片設計者不僅需考慮單一晶片的設計，還要考慮晶片周邊整個系統的設計，包括電磁和熱分析，加上驅動程序、作業系統和應用性能，整體來看整個系統的性能。在這之上，還要考慮運行在系統中心或者系統上的智能應用，包括學習、感知算法、定製化的用戶體驗，以及針對應用工作負載的計算優化等。
  • 如何用自動駕駛系統工具箱設計和驗證多目標跟蹤算法 | 硬創公開課
    MathWorks 今年推出自動駕駛系統工具箱（ADST），藉助這個新的工具箱提供的一系列設計和驗證工具，能夠更快速地開發感知算法，並簡化算法的驗證工作。本文內容是 MathWorks 應用工程師王鴻鈞在雷鋒網(公眾號：雷鋒網)與中國汽車工程學會組織的公開課上的分享。由雷鋒網編輯與整理。
  • Mentor Graphics:汽車電氣/電子設計中的系統設計
    設計人員要面對整個平臺的一系列要求，他們通過幾個階段；首先將其分解為單個特性，然後分解為實現這些特性的功能。這些功能被集群到系統中，然後分配物理設備或軟體中。當今現代化汽車中的嵌入式軟體可多達1億行代碼。然後，原理設計與整個車輛的機械定義關聯，並以物理布線系統互連起來，該系統最後被劃分進線束系列。每種平臺配置都有其獨一無二的線束，其可以分化為數千甚至數百萬個線束。
  • 《破解數字VLSI驗證面試》翻譯計劃——綜述
    前言現代超大規模集成電路設計在生活的方方面面都佔有一席之地。設計的複雜性呈指數級增長，因此需要在設計上市之前對其進行驗證。驗證方法從簡單的定向仿真發展到複雜的uvm、仿真、形式化，出現了許多更具創新性的解決方案。設計也從專用功能晶片轉向多功能soc，從而增加了設計驗證的複雜性。驗證器在設計周期中的作用已經並將繼續非常突出。
  • ALTECC_DECODER IP核的IEEE 1500 Wrapper設計
    IEEE Std 1500提供了IP核的測試實現機制，文中基於IEEE 1500研究如何實現IP核的Wrapper設計，實驗以Hamming碼解碼IP核ALTECC_DECODER為測試對象，驗證了IEEE 1500 Wrapper可有效地對IP核進行測試。