確定運算放大器輸出驅動能力的方法分析

在電路中選擇運算放大器(運放)來實現某一特定功能時，最具挑戰性的選擇標準之一是輸出電流或負載驅動能力。運放的大多數性能參數通常都會在數據手冊、性能圖或應用指南中明確地給出。設計者須根據輸出電流並同時參考運放的其他各類參數，以滿足數據手冊中所規定的產品性能。不同半導體製造商所提供的器件之間，甚至同一家製造商所提供的不同器件之間的輸出電流都存在很大區別，這使得運放的設計和應用變得更加複雜。本文將通過一些實例講解如何根據運放的性能參數對所需進行設計的電路的驅動能力進行評估，從而幫助設計者確保自己所選擇的產品，在所有情況下都具有足夠的負載驅動能力。

本文引用地址：http://www.eepw.com.cn/article/201706/352023.htm

哪些因素影響驅動能力

輸出驅動能力是一系列內部和外部設定值或條件的函數。輸出級的偏置電流、驅動級、結構和工藝都屬於內部因素。一旦選擇了一種器件來實現某一特定的功能，設計者就無法再改變這些影響輸出驅動能力的內部條件。大多數低功耗運放的輸出驅動能力較差，其中一個原因就是它們的輸出級的偏置電流較小。另一方面，高速運放通常具有較高的驅動能力，可滿足高速電路的低阻要求。高速運放通常具有較高的電源工作電流，這也會提高輸出驅動能力。

傳統上，集成化PNP級比NPN電晶體的性能要差。在這樣的工藝下，PNP輸出電晶體與NPN相比，越低的β值，意味著輸出驅動能力會不平衡。滿擺幅輸出的運放通常會將電晶體的集電極作為輸出管腳，性能較差的PNP管會導致提供源電流(source current)的能力比提供阱電流(sink current)的能力差。對於非滿擺幅器件，情況恰好相反，由於大多數器件使用PNP電晶體的發射極輸出，大大地影響了阱電流特性，因此它們輸出阱電流的能力較差。而且，當估計器件的輸出電流能力時，器件之間的性能波動也應考慮在內。因此設計者在基於典型的數據手冊規範選擇器件的同時，還必須考慮限值和最小規範，以確保所使用的每個器件在生產時都具有足夠的驅動能力。

除上面所列的內部因素之外，一些外部因素也會影響驅動能力。其中一些能夠被控制，以優化輸出驅動能力，而其餘的就很難控制。下面列出了影響輸出驅動能力的外部因素：相對於相應電源電壓的輸出電壓餘量(相對於電源電壓的差值)；輸入過驅動電壓；總電源電壓；直流與交流耦合負載；結溫。

輸出驅動能力通常以輸出短路電流的形式給出。此時，製造商指定當輸出接地(在單電源供電的情況下為1/2電源電壓，稱作V_s/2)時所能提供的電流值。製造商可能會提供兩個數值，一個代表源電流(通常前面會有+)，另一個代表阱電流(通常前面會有-)。在負載上電壓擺幅很小的應用中，輸出級驅動器相對於電源電壓(源電流為V+，漏電流為V-)會有很大的電壓差，此時用戶能夠使用這一數據來有效地預測此運放的性能。試想運放帶一個很大負載並且該負載被一個接近地(或在單電源情況下為V_s/2)的電壓驅動的情況。如果放大級的負載是逐步變化的，能向負載提供的電流將與運放數據手冊中輸出短路電流所給出的電流值一致。一旦輸出開始隨之改變，將發生兩個情況：運放的輸出電壓餘量減小；運放的輸入過驅動電壓減小。

由於前一個原因所能提供的輸出電流將減小，這還與運放的設計有關，如後者中所述，過驅動電壓的減小也會引起輸出電流的減小。

另一種更有用的確定電流能力的方法，是使用輸出電流和輸出電壓圖。圖1顯示了美國國家半導體公司的LMH6642的輸出電流和輸出電壓圖。對於大多數器件，通常會對源電流(圖1a)和阱電流(圖1b)這兩種情況分別給出一張圖。

圖1：LMH6642的輸出特徵。

使用這種圖，就能夠估算出對於給定的輸出擺幅運放所能提供的電流。這些圖由半導體製造商提供，用來顯示放大器的輸出電流能力與輸出電壓之間的關係。

請注意，在圖1中，描述了來自V⁺的V_out與輸出源電流的關係，以及來自V^-的V_out與輸出阱電流的關係。用這種方法來表示數據的原因之一是，和輸出電壓相對於地的表示方法相比，它能被更容易地應用於單電源或雙電源操作。另一個原因是由於電壓餘量比總的電源電壓對於輸出電流的影響要大得多，因此對於任意的電源電壓，即使在數據手冊上找不到精確對應的條件，這種數據手冊示方法也能使設計者通過一組最接近的曲線來進行粗略的計算。

圖1能夠用來預測一個給定負載上的電壓擺幅。如果坐標軸是線性的，設計者只需要在圖1的特徵曲線上加上一條負載曲線，通過這兩條曲線的交點就能確定電壓擺幅。但如圖所示，很多情況下，尤其當運放是滿擺幅輸出時，兩條坐標軸都使用對數坐標，以使得在輸出電流很小、輸出只有幾毫伏的情況下，曲線也能有較好的解析度。在對數坐標下，負載曲線不再是一條簡單的直線，將不容易畫出。那麼如何才能預測一個給定負載的輸出擺幅呢？

如果設計師願意花些時間在器件性能和外部電路要求之間反覆進行擺幅預測，會得到一個十分精確的結果。這裡，我將利用一些實例說明如何進行這種預測。

圖2：預測給定負載上的輸出電壓擺幅的實例。

考慮如圖2a的應用，其中LMH6642被用來驅動一個R_L=100Ω並與V_s/2(1/2電源電壓)相連的負載。假設此情況下LMH6642的輸出被偏置在V_s/2或5V：

問題是設計師能夠使用圖1中所示的LMH6642的數據來估計可能的最大輸出擺幅嗎？答案是肯定的。

為了估計擺幅，要創建一張表(表1)，它由輸出擺幅的初始猜測值開始(第2列)，接著是對猜測值的一系列修正(比較第3列和第5列，結果由第6列顯示)。

表1： 使用迭代來預測圖2a的輸出擺幅(LMH6642)。

重複這一過程，直至在所給的條件下，器件特性與負載要求一致，便在第2列的底部得到了最終的結果，這樣就完成了對擺幅的估算。因此，表１中的反覆結果顯示，圖2a中的電路能在100Ω的負載上產生最高8.75V的電壓。轉換成峰峰值是7.5V_PP{=(8.75-5)V x 2=7.5V_PP}。

下面列出了表1中所使用方法的一些注意事項：對於圖2a中的電路，只能提供源電流。因此，只使用了圖1a。在每種情況下，在圖1中假設最差的溫度情況來計算第5列的數值。第5列中的數值是在圖1a中將第4列的值作為y軸，然後從圖中讀出的。第2列中的最終結果，也就是第4次迭代的值，還是一個近似解，因為第3列(87.5mA)中的數值仍比第5列(90mA)低。但是，圖中的解析度已經不允許再對這個結果進行細調。

現在我們對剛才討論的實例稍做變化，假設LMH6642的輸出負載不變，但信號經過交流耦合的情況，如圖2b所示。預測輸出擺幅的方法與前面相同，只是由於交流耦合負載只能看到信號的擺幅，輸出電壓的直流分量(偏置)被交流耦合電容阻擋，因此表中的一些條目(第3列)需要被修改。此外，還要注意交流耦合負載需要LMH6642的輸出能接受和提供電流(與圖2a中只需要輸出提供電流的應用不同)。因此，選擇源電流和漏電流特徵中較小的一個數值，填入表2中的第5列。

表2：使用迭代預測圖2b的輸出擺幅。

第2列中的最終結果(9.6V)對應於交流耦合負載上9.2V_PP{=(9.6-5)V*2=9.2V_pp}的輸出擺幅，像所預期的那樣，要比前面所討論的直流耦合負載的實例中的值(7.5V_PP)大，原因是沒有直流負載。

使用這些可選的輸出能力圖估算擺幅的過程，與前面給出的實例十分相似，都是使用反覆方式對初始的猜測值進行細調。

如何測量輸出參數

運放數據手冊中的輸出參數通常用一些根據合理數量的單位計算出的圖來表示。數據手冊中的圖可以說是屬於線性工作區，因為它們顯示的是閉環工作條件下的典型特徵。當然，大多數運放是在閉環條件下工作的，但是在某些特定的應用中，也需要在開環條件下工作。這意味著運放不能像通常那樣，保持輸入端之間的電壓差為0。這是由於快速的輸入變化要求運放的輸出在很短的時間內改變。這就是說，環路是開放的，同時輸出向最終值變化，在這段時間內，輸入端之間會有一個很大的電壓差。一旦達到最終的輸出值，輸入電壓差又會再次減小到非常接近於0V(即輸出電壓除以運放很大的開環增益)。

像前面所解釋的那樣，一些運放由於架構的原因，在開環條件下能明顯地提供更高的電流。但是在被用來在一個負載上維持一定量的電壓擺幅這樣的穩定正常的閉環條件下，輸出電流能力必須在很小的輸入過驅動電壓條件下被確定。輸入過驅動電壓要大於運放輸入級的輸入失調電壓，但不能太大，否則會影響電流能力。

為了得到輸出特徵圖，製造商會使用開環或閉環結構進行測量。只要遵循輸入過驅動電壓的要求，得到的結果是相同的。如圖3a所示，在測量開環輸出電流時，待測器件(DUT)的輸出連接一個可變的電流源(或電流沉)發生器(G_o)，並由雙電源供電。

圖3：測量輸出特徵。

只需在輸入端施加足夠的差分電壓，來克服輸入失調電壓並產生輸出(對於源電流能力的測試，朝向正電源；對於輸出阱電流的測試，朝向負電源)。此電壓被稱作輸入過驅動電壓(V_ID)。大多數運放需要大約20mV左右的輸入過驅動電壓來達到完全電流輸出能力。為了支持較小的輸出失真，在指定輸出電流時，輸入過驅動電壓應小於+/-20mV。在這些條件下，輸出電流源(電流阱)發生器可以在適當的範圍內進行掃描，並且記錄每個掃描點的輸出電壓。將輸出電壓(直接給出或是與之對應的電源電壓之間的關係)與對應的發生器的輸出電流畫在圖上，就得到了輸出特徵圖。如果允許電流源(電流阱)發生器提供一個足夠大的電流，最終得到的點的輸出電壓會精確地等於V+和V-之和的1/2(在電源對稱的系統中就是地)。這一點對應的電流值就是數據手冊上的輸出短路電流，大多數運放的數據手冊中通常會提供這個數值。如圖1所示，輸出短路電流大約為100mA，與之相對應的縱軸坐標為5V(對於+/-5V的電源)。

圖3b中的設置與圖3a中的相似，也能被用來測量輸出特徵。兩種設置的差別在於，在圖3b的電路中，DUT的環路通過R_F和R_G閉合。為了測量一個給定V_OUT下的輸出電流能力，需要設置適當的V_IN來得到所需的V_OUT。G_o會一直增大直到達到所需的輸入過驅動電壓(V_ID)(通常小於+/-20mV，並大於輸入失調電壓，其值可以通過V_OUT的下降(ΔV_OUT)測得)。R_F和R_G的數值已知情況下，輸入過驅動電壓(V_ID)與V_OUT下降之間的關係為：

V_ID= ( V_OUT/(1+R_F/R_G)，其中( V_OUT是由於G_o增大所引起的V_OUT的變化

例如，當R_F=10K、R_G=1K時，如果V_in =-0.3V，則輸出將為3V。所需的20mV的輸入過驅動電壓對應於由G_o的電流變化所引起的輸出電壓220mV{=20mV * (1+10)= 220mV}的改變，或V_OUT= 2.78V。

值得注意的是，一些專門為低功耗應用所設計的高壓擺率的電壓反饋運放，在前端使用了壓擺率增強電路。這樣能使運放節省功耗，並產生高速的大信號輸出擺幅(換句話說就是高壓擺率)。例如美國國家半導體公司的兩款高速運放LM7171和LMH6657。為了達到上述目的，大輸入擺幅增加了向內部補償節點的電容所提供的電流，這一電容通常是用來限制運放壓擺率的。因此，這一類器件的壓擺率與輸入過驅動電壓相關。

圖4：LMH6657的壓擺率與輸入過驅動電壓的關係反映出壓擺率的增強。

圖4是LMH6657數據手冊中所給出的壓擺率與輸入過驅動電壓的函數關係。

因此，在輸入過驅動電壓和輸出壓擺率較大的情況下，這類器件的輸出電流能力也得到了提高。

圖5：兩個不同的輸入過驅動電壓下，LMH6657的輸出提供電流特徵。

圖5顯示了在兩個不同的輸入過驅動電壓下，LMH6657的輸出提供電流能力(I_OUT)與輸出電壓之間的關係，從中可以看出，較大的輸入過驅動電壓增大了輸出電流(圖中表現為對於相同的I_OUT，輸出電壓到電源電壓的餘量要小)。這裡沒有給出接受電流特徵，但結果是相似的。

與常規的電壓反饋運放相比，更需要確保這類器件的輸出特徵被正確地理解。通過增大輸入過驅動電壓能夠得到額外的輸出驅動能力。但是，當進行像在負載上維持一個穩態擺幅這樣的失真很小的閉環工作時，卻需要很小的輸入過驅動電壓(前面已經提到過+/-20mV)。在輸入過驅動電壓很大的條件下指定的輸出能力只能用於瞬態行為，此時輸出尚未達到最終值，一旦輸出達到最終值，輸入過驅動電壓就會下降到20mV以下。因此，當在穩態輸出電流而不是瞬態行為十分重要的應用中，評估這類器件的性能時，需要注意輸入過驅動條件。

電流反饋(CFB)運放的輸出特徵的測量方法與上面所給出的方法十分相似。圖6顯示了進行這一測量時所使用的設置。

圖6：測量CFB運放的輸出特徵。

CFB的結構是由一個位於正向和反向輸入端之間增益為1的緩存器構成的，電阻R_G使得電流能夠流過反向埠。設置V_IN的值大於輸入失調電壓，電流就會從反向輸入埠流出，並且輸出會向正電源電壓V⁺增長(即會儘可能地靠近V⁺)。像前面所解釋的電壓反饋(VFB)運放的情況一樣，電流發生器G_o會對一系列適合DUT的電流值進行掃描，得到輸出提供電流能力與輸出電壓之間的關係。通過顛倒V_IN的極性並將G_o設置成向DUT的輸出管腳提供電流，就能夠確定接受電流能力。注意，對於CFB結構，輸入過驅動電壓對於輸出特徵的影響比VFB結構要小。

輸出能力和運放的宏模型：

美國國家半導體公司向用戶提供的Pspice宏模型，能夠很好地預測運放的許多參數，輸出特徵是其中之一。對於我們一直在討論的LMH6642，圖7給出了由美國國家半導體公司的Pspice模型所預測的輸出特徵。

在建立Pspice宏模型時，我們力圖使圖7中所示的模型曲線與圖1中所示的典型的器件特性相符合。但是，仔細觀察就會發現，圖7中的曲線與圖1中的典型特徵曲線相比還是過於理想化。對於我們努力想要建模的參數來說，Pspice宏模型只能提供有限的精度。此外，通常而言，Pspice的輸出電流模型，沒有包括內置壓擺率增強特性的器件中過度的輸入過驅動電壓會增強輸出驅動能力的效應。

只要運放的宏模型中包括了這一行為，使用Pspice模擬能夠直接快速地估計出一系列電阻負載上的輸出電壓擺幅(而不是像圖7中顯示的輸出能力)。當LMH6642工作於圖1A所示的電路條件下，附錄B中所示的Pspice仿真文件是一種得到一系列電阻負載上的最大輸出擺幅的可行方法(電阻範圍為60~100歐姆，步長為10歐姆)。圖8顯示了Pspice所產生的結果圖。

從這幅圖中，設計者能夠直接讀取所指定的不同負載的輸出電壓擺幅，並畫出如圖9所示的擺幅與負載的關係圖。對於一個100歐姆的負載，將Pspice所預測的9.48V的擺幅(如圖9所示)與前面的迭代分析所預測的8.75V(如表1所示)的擺幅進行比較。當將Pspice的結果與數據表上的典型規格進行比較時，出現大約8%的差距是很普遍的情況。

作者：

Hooman Hashemi

首席應用工程師

美國國家半導體公司