一個高性能帶隙基準電壓源的設計

摘 要：設計一種適用於標準CMOS工藝的帶隙基準電壓源。該電路採用一種新型二階曲率補償電路改善輸出電壓的溫度特性；採用高增益反饋迴路提高電路的電源電壓抑制能力。結果表明，電路溫度係數為3．3 ppm／℃，在電源電壓2．7～3．6 V範圍內輸出僅變化18μV左右。
關鍵詞：CMOS；帶隙基準電壓源；曲率補償；電源抑制比

本文引用地址：http://www.eepw.com.cn/article/181366.htm

0 引 言
基準電壓是集成電路設計中的一個重要部分，特別是在高精度電壓比較器、數據採集系統以及A／D和 D／A轉換器等中，基準電壓隨溫度和電源電壓波動而產生的變化將直接影響到整個系統的性能。因此，在高精度的應用場合，擁有一個具有低溫度係數、高電源電壓抑制的基準電壓是整個系統設計的前提。
傳統帶隙基準由於僅對電晶體基一射極電壓進行一階的溫度補償，忽略了曲率係數的影響，產生的基準電壓和溫度仍然有較大的相干性，所以輸出電壓溫度特性一般在20 ppm／℃以上，無法滿足高精度的需要。
基於以上的要求，在此設計一種適合高精度應用場合的基準電壓源。在傳統帶隙基準的基礎上利用工作在亞閾值區MOS管電流的指數特性，提出一種新型二階曲率補償方法。同時，為了儘可能減少電源電壓波動對基準電壓的影響，在設計中除了對帶隙電路的鏡相電流源採用cascode結構外還增加了高增益反饋迴路。在此，對電路原理進行了詳細的闡述，並針對版圖設計中應該的注意問題進行了說明，最後給出了後仿真結果。

l 電路設計
1．1 傳統帶隙基準分析
通常帶隙基準電壓是通過PTAT電壓和CTAT電壓相加來獲得的。由於雙極型電晶體的基一射極電壓Vbe呈負溫度係數，而偏置在相同電流下不同面積的雙極型電晶體的基一射極電壓之差呈正溫度係數，在兩者溫度係數相同的情況下將二者相加就得到一個與溫度無關的基準電壓。
傳統帶隙電路結構如圖1所示，其中Q2的發射極面積為Q1和Q3的m倍，流過Q1～Q3的電流相等，運算放大器工作在反饋狀態，以A，B兩點為輸入，驅動Q1和Q2的電流源，使A，B兩點穩定在近似相等的電壓上。

假設流過Q1的電流為J，有：

由於式(5)中的第一項具有負溫度係數，第二項具有正溫度係數，通過調整m值使兩項具有大小相同而方向相反的溫度係數，從而得到一個與溫度無關的電壓。理想情況下，輸出電壓與電源無關。
然而，標準工藝下電晶體基一射極電壓Vbe隨溫度的變化並非是純線性的，而且由於器件的非理想性，輸出電壓也會受到電源電壓波動的影響。其中，曲線隨溫度的變化主要取決於Vbe自身特性、集電極電流和電路中運放的失調電壓，Vbe自身特性對曲率的影響最為嚴重，所以要獲得高性能的帶隙基準電壓，就必須對曲線的曲率進行校正。在本設計中，針對Vbe的高階溫度特性進行了補償，並通過引用共源共柵和反饋電路來優化帶隙電路的電源電壓抑制特性。
1．2 高性能帶隙基準電路
該設計的完整電路如圖2所示，M6～M16電容C和電阻R4構成運算放大器；M1～M5為放大器提供所需要的偏置電流；基本帶隙部分由M13～M18， Q1～Q3以及R1和R2組成；M19，M20，R3構成二次曲率補償電路，M21～M28構成反饋放大反饋電路抑制電源波動，M29～M31完成電路的啟動功能；最後由pwr實現電路的開關狀態。