帶曲率補償、工作電壓1.2 V、可調帶隙基準電壓電路

2020-12-08 電子產品世界

l 與溫度無關的基準

溫度無關的電壓或電流基準在許多模擬電路中是必不可少的。如何產生一個對溫度變化保持恆定的量?假設有正溫度係數的電壓V1和負溫度係數的電壓V2,這兩個量以適當的權重相加,那麼結果就會顯示出零溫度係數。選取a和b使得aV1/ T+bv2/ T=0,可以得到具有零溫度係數的電壓基準,VREF=aV1+bV2。

上述假設提供了一個可行的方法實現與溫度無關的電壓基準,就是分別找到正溫度係數的電壓和負溫度係數的電壓。

1.1 負溫度係數電壓

雙極電晶體的基極一發射極電壓VBE或者pn結二極體的正向電壓,具有負溫度係數。根據已推導的VBE溫度係數表達式[1]:

式(1)給出了在給定溫度T下VBE的溫度係數,大小與VBE本身有關。其中VT為熱電壓,Eg為Si的帶隙能量,m為遷移率的溫度指數。根據經驗值,當VBE△750 mV,T=300 K時,VBE/T△-1.5 mV/℃。當然這些參數必須以實際所用的工藝庫為標準。

1.2 正溫度係數電壓

如果兩個雙極電晶體工作在不相等的電流密度下,那麼他們的基極一發射極電壓的差值就與絕對溫度成正比[1]。

假設兩個相同的電晶體(Is1=Is2),基極和集電極分別短接,發射極接地,偏置的集電極電流分別為Ic1=nI0和Ic2=I0,其中n是電晶體Q2和Q1,的發射極面積比,忽略他們的基極電流,那麼:

△VBE表現出正溫度係數:



1.3 帶隙基準

利用上述的負溫度係數電壓和正溫度係數電壓,可以設計出一個理想的零溫度係數基準。



2 常規電路

通過上述分析,我們知道帶隙基準由兩個部分組成,一部分是電晶體的偏置,另一部分是與絕對溫度成比例的電壓(Proportional to the Absolute Temperature,PTAT)。正負溫度係數電壓剛好相互抵消。衡量帶隙基準電壓性能一般採用兩個參數,溫度係數(Temperature Coefficient,TC)和電源電壓抑制比(Power Supply Rejection Ratio,PSRR)。

圖1所示為常規帶隙基準電壓電路。

設運放Vin-和Vin+相應的節點為A和B,根據理想運放輸入兩端虛斷的特點:



式(4)就是由常規電路得到的帶隙基準電壓VREF。在2.5 V工作電壓,進行-25~125℃溫度掃描,從掃描結果(圖4中Voutl)可以看到,該電路得到的VREF大概在1.2 V左右,溫度係數TC=5.65 ppm/℃。對電源電壓進行2~3 V掃描,VREF從1.18 V變化到1.179 V,電源電壓抑制比PSRR=55.4 dBo該電路的溫度係數還不夠理想,而且VREF不可調節,因此在常規電路的基礎上進行改進。

3 改進電路

由於常規電路的溫度係數還不夠理想,而且VREF不可調節,因此改進常規電路。圖2是文獻[2]提到的改進電路。

分析該電路,同樣設運放Vin-和Vin+相應的節點為A和B,根據理想運放輸入兩端虛斷的特點:



式(5)就是改進電路得到的帶隙基準電壓VREF。設R。=10 kΩ,通過VREF/ T=0,n=25,T=300 K時 VBE/T△-1.5 mV/℃和 VT/ T△+0.087 mV/℃,可以計算出R1和R2的近似值。在2.5 V工作電壓,進行-25~125℃溫度掃描,從掃描結果(圖4中Vout2),可以計算出改進電路的溫度係數TC=5.37 ppm/℃。對電源電壓進行2~3 V掃描,VREF從62l.2 mV變化到620.5 mV,電源電壓抑制比PSRR=52.9 dB。VREF可以通過改變R2的阻值進行調節,可調節範圍約為O~2.25 V,實際應用中,考慮電阻在工藝上的誤差,R3不宜取太小的阻值,因此VREF很難取到較小但又要求比較準確的電壓,同時為了保證輸出支路的PMOS管工作飽和區,所以合適的調節範圍約為O.5~2 V。從計算結果發現改進電路的溫度係數5.37 ppm/℃與常規電路的溫度係數5.65 ppm/℃相比沒有得到較大改善,因此電路還需改進。

4 曲率補償的帶隙基準電壓電路

在實際情況下,VBF並不是像我們前面分析電路工作時所認為的是與溫度成線性變化的關係。根據文獻[3]提到的經驗公式:



其中η是取決於雙極性結構的參數,約為4,而a,當雙極型電晶體電流與絕對溫度成比例變化時,a為1,當電流與溫度無關時,a為0。

前面兩種電路分析過程都沒有考慮VBE的非線性項引入的誤差,為了得到更好的溫度係數,必須對非線性項進行補償。基本的補償方法是校正非線性項,減去含有恆定電流的結產生的VBE和含有與絕對溫度成比例變化電流的結產生的VBE。從圖2我們看到IQ1與絕對溫度成比例變化,IM2與溫度無關。因此,如果將IM2鏡像並注入到一個與雙極型電晶體相連接的二極體,可以產生帶恆定電流的VBE[2]。完整曲率補償的帶隙基準電路如圖3所示。R6和R7分別從M1和M2獲得額外的電流,該電流與上述兩種不同電流成比例。適當調整R6和R7的阻值可以實現預期的曲率補償。

圖3電路僅用兩個電阻的補償方法,比文獻[4]採用的方法要有效得多,而且比文獻[5,6]採用的方法要簡單得多,因為文獻[5]採用運放,而文獻[6]採用開關電容結構。

分析上述3種電路,並且用Cadence的仿真工具Spectre,SMIC標準0.25μm工藝,對上述3種電路進行仿真,圖4就是3種電路在工作電壓2.5 V,-25~125℃條件下的仿真結果。帶曲率補償的帶隙基準電壓電路,從溫度掃描結果(圖4中Vout3),可以計算出溫度係數TC=3.10 ppm/℃。對電源電壓進行2~3 V掃描,VREF從646.5 mV變化到645.9 mV,PSRR=54.6 dB。結果證明圖3曲率補償的帶隙基準電壓電路在溫度係數上要優於其他兩種電路。

通過標識3種帶隙基準電壓電路各個支路的電流,計算3種電路在2.5 V下的功耗,分別為0.72l mW,O.799 mW和0.859 mW。

5 運放設計

帶隙基準電壓電路也可以由PMOS和NMOS管構成的簡單放大電路和雙極型電晶體組成,但是要得到比較高的電源抑制,一般都採用運放[1]。本設計所用到的三種帶隙基準電壓電路都是採用同一個運放。為得到較大的開環增益,該運放採用圖2所示兩級共柵共源結構,工作電壓2.5 V,輸入共模範圍:O.7~1.7 V,輸出電壓擺幅:0.45~2.35 v,運放開環增益85 dB,相位裕度55°,單位增益帶寬30 MHz,功耗0.645 mw。圖5為運放具體結構。

運放裡面包含一個25μA的參考電流源,在文獻[1]所提到的結構,由於電阻的溫度係數比較大,在-25~125℃的溫度掃描中,在大於某一溫度以後運放會不再工作,原因是電阻上電壓的變化,使得該參考電流源中的MOS管不再工作在飽和區,為了解決這個問題,用一個PMOS管M44代替原來的電阻,使得各個管子在-25~125℃的溫度範圍裡都工作在飽和區。該參考電流源具有自啟動和自關閉的功能,體現在NMOS管M50上,對其進行0~3 V供電電壓進行變量掃描,從流過M50的電流可以看到M50在供電電壓上升到O.25 V的時候會自動開啟,有12.81 pA的微小電流流過,在2.17 V會自動關閉。當電路開始工作,電壓瞬間從0變化到2.5 V,M50會有一個開啟和關斷的過程,從後面所用1.2 V工作電壓來看,發現M50在這個電壓下一直處於開啟狀態,但是仔細計算功耗,會發現即使M50一直處於開啟狀態,他對整個電路的影響也是微乎其乎,因為增加M50的前提是保證電流源能夠開啟。

通過對3種帶隙基準電路進行仿真,標識電路所有節點的電壓,可以看到運放正常工作,而且在-25~125℃溫度掃描中,兩個輸入端Vin+和Vin-的節點電壓相等,實現運放理想狀態的虛短。

6 工作在1.2 V的帶隙基準電壓電路

隨著工藝的不斷發展和降低功耗的要求,電路的工作電壓不斷地降低。

在仿真和分析運放時,運放中的參考電流源在0.25 V電壓下就會開啟,通過對圖3電路工作電壓從O~3 V進行掃描,我們發現工作電壓大於1 V以後圖6電路就可以正常工作,為保證電路穩定工作,工作電壓可以取1.2 V。

通過-25~125℃VREF的仿真結果,計算出溫度係數TC=5.34 ppm/℃。對電源電壓進行1.1~1.3 V掃描,VREF從625 mV變化到622.4 mV,PSRR=32.8 dB。溫度係數比工作在2.5 V下的溫度係數TC=3.10 ppm/℃大了很多。計算電路功耗為0.36 mW,如果從低壓和功耗這兩個方面來考慮,該電路也同樣具有可行性。

7 結 語

通過對3種帶隙基準電壓電路進行分析和仿真,比較3種電路的實驗結果。如果要求較小的溫度係數,可以選擇帶曲率補償可調節的帶隙基準電壓電路,使其在2.5 V工作電壓下工作,在-25~125℃的範圍內,TC=3.10 ppm/℃,PSRR=54.6 dB,功耗為0.859 mW。如果要求較低的工作電壓,電路可以工作在1.2 V下,功耗為0.36 mW,但是前提是犧牲一定的溫度係數和電源電壓抑制比,因為在1.2 V電壓下,運放工作穩定性會相對較差。

相關焦點

  • 一種採用二次曲率補償的帶隙基準源
    在A/D,D/A轉換器以及一些模擬和數字電路中,帶隙基準源起著至關重要的作用,它的溫度特性和抗噪聲能力直接決定了整體電路的精度和性能。因此,提高帶隙基準源的精度是十分重要的。 本文介紹帶曲率補償的帶隙基準源的原理,並將其與傳統帶隙基準源進行比較,突出其在溫度特性上的優點,並介紹一種運用曲率補償的帶隙基準源電路。
  • 低成本多路輸出CMOS帶隙基準電壓源設計
    文獻採用的是襯底PNP的CMOS工藝帶隙結構,並且提出一種採用一階溫度補償和電阻二次分壓設計的帶隙基準,在10~60℃範圍內,溫度係數為25×10-6℃-1;文獻使用了二階曲率補償技術,增加了2個電阻,獲得了好的溫度係數,但是增加的電阻會引入更多的輸出噪聲;文獻提出了一種指數曲率補償技術,將溫度係數減小至8.9×10-6℃-1,但是這種結構比較複雜且不易實現;文獻提出了一種分段線性補償技術
  • 基於一階溫度補償技術的CMOS帶隙基準電壓源電路
    為滿足深亞微米級集成電路對低溫漂、低功耗電源電壓的需求,本文提出了一種在0.25mN阱CMOS工藝下,採用一階溫度補償技術設計的CMOS帶隙基準電壓源電路。電路核心部分由雙極電晶體構成,實現了VBE和VT的線性疊加,獲得近似零溫度係數的輸出電壓。
  • 一個高性能帶隙基準電壓源的設計
    摘 要:設計一種適用於標準CMOS工藝的帶隙基準電壓源。該電路採用一種新型二階曲率補償電路改善輸出電壓的溫度特性;採用高增益反饋迴路提高電路的電源電壓抑制能力。
  • cmos帶隙基準電壓源設計
    帶隙越大,電子由價帶被激發到導帶越難,本徵載流子濃度就越低,電導率也就越低   帶隙主要作為帶隙基準的簡稱,帶隙基準是所有基準電壓中最受歡迎的一種,由於其具有與電源電壓、工藝、溫度變化幾乎無關的突出優點,所以被廣泛地應用於高精度的比較器、A/D或D/A轉換器、LDO穩壓器以及其他許多模擬集成電路中。
  • 一種高精度帶隙基準電壓源電路設計
    摘要:針對傳統CMOS帶隙電壓基準源電路電源電壓較高,基準電壓輸出範圍有限等問題,通過增加啟動電路,並採用共源共柵結構的PTAT電流產生電路,設計了一種高精度、低溫漂、與電源無關的具有穩定電壓輸出特性的帶隙電壓源。
  • 一種低電壓帶隙基準電壓源的設計
    0 引言 基準電壓是數模混合電路設計中一個不可缺少的參數,而帶隙基準電壓源又是產生這個電壓的最廣泛的解決方案。在大量手持設備應用的今天,低功耗的設計已成為現今電路設計的一大趨勢。
  • 帶隙電壓基準源的設計與分析
    摘要 介紹了基準源的發展和基本工作原理以及目前較常用的帶隙基準源電路結構。設計了一種基於Banba結構的基準源電路,重點對自啟動電路及放大電路部分進行了分析,得到並分析了輸出電壓與溫度的關係。
  • 一種基於LDO穩壓器的帶隙基準電壓源設計
    帶隙基準電壓源為LDO提供一個精確的參考電壓,是LDO系統設計關鍵模塊之一。基準電壓的精度直接影響輸出電壓的精度,因此高精度基準參考電壓電路是LDO穩壓器的的關鍵。1 LDO穩壓器工作原理圖1是一個典型LDO電路結構。該結構主要包括4個部分:誤差放大器、電阻反饋網絡、參考基準電壓和調整管。
  • 一種高精度低電源電壓帶隙基準源的設計
    由於帶隙基準電壓源具有較低的溫度係數和高電源電壓抑制比,以及能與標準CMOS工藝相兼容等優點,因而成為常用的基準電壓源實現方式。文獻設計了具有溫度補償的傳統帶隙基準電路,但其電源電壓和溫度係數過高,且輸出電壓約在1.25 V,難以滿足低壓的要求。文獻設計了低電源電壓帶隙基準電路,但輸出基準電壓過高。文獻提出了解決方法,設計了低壓帶隙基準源,電路結構複雜。
  • 周末隨想: 帶隙(能隙)基準電壓 Band Gap
    如果環境溫度發生變化,輸出電壓也要穩定,因此基準電壓也要具有溫度補償特性,控制器內部通常使用帶隙(能隙)基準電壓。什麼是帶隙基準電壓?先來看看PN結二極體的特性,二極體的電流ID為:其中,VT為熱電勢,IS為PN結的飽和電流,K為玻爾茲曼常數(1.381*10-23),q為電子電荷(1.602*10-19),T為絕對溫度,B為比例常數,VGO為矽的能隙(帶隙)電壓(1.205V)。
  • 帶隙基準源電路的基本原理及仿真分析
    基於該特性,帶隙基準源所採用的基極-發射極結可以被工作在弱反型區的電晶體代替產生低溫度係數的基準源。文獻中提到採用該設計原理的基準源,利用0.13μm工藝的低閾值電壓NMOS管和襯底調整的PMOS管實現其中的放大器。本文所採用的基準源電路利用傳統帶隙基準源的核心電路原理,通過飽和狀態MOS等效電阻對PTAT電流動態反饋補償,基本實現了基準源的穩定要求。
  • 帶隙基準計算器(BGRC)功能
    帶隙基準計算器(BGRC)是一個帶隙基準電路的設計和分析。所有的電路參數和輸出電壓的計算結溫的功能。本文引用地址:http://www.eepw.com.cn/article/187395.htm  帶隙基準計算器  帶隙參考計算器(BGRC)是HP50克計算器的程序,設計和分析的兩個電晶體的帶隙電壓參考電路。BGRC計算交界的函數所有的電路參數和輸出電壓的溫度。
  • 一種降低失調影響的低噪聲帶隙基準電路
    低噪聲帶隙基準電路。但是,由於標準CMOS工藝中運放的高失調和高噪聲現象,帶隙基準電壓的精度低,功耗大,並且帶隙基準輸出電壓中包括了放大的運放輸入失調和噪聲,極大地限制了帶隙基準電路在高精度電路系統中的應用 [1-3] 。
  • 高精度CMOS帶隙基準源的設計
    在數/模轉換器、模/數轉換器等電路中,基準電壓的精度直接決定著這些電路的性能。這種基準應該與電源和工藝參數的關係很小,但是與溫度的關係是確定的。在大多數應用中,所要求的溫度關係通常分為與絕對溫度成正比(PTAT)和與溫度無關2種。  近年來有研究指出,當漏電流保持不變時,工作在弱反型區電晶體的柵源電壓隨著溫度升高而在一定範圍內近似線性降低。
  • 一種新穎不帶電阻的基準電壓源電路設計
    當今設計的基準電壓源大多數採用BJT帶隙基準電壓源結構,以及利用MOS電晶體的亞閾特性產生基準電壓源;然而,隨著深亞微米CMOS工藝的發展,尺寸按比例不斷縮小,對晶片面積的挑戰越來越嚴重,雙極型電晶體以及高精度電阻所佔用的面積則成為一個非常嚴重的問題。
  • 一種帶有軟啟動的精密CMOS帶隙基準設計
    1 帶隙基準的基本原理  帶隙基準的基本原理是根據矽材料的帶隙電壓和溫度無關的特性,利用△VBE的正溫度係數與雙極型電晶體VBE的負溫度係數相互抵消,實現低溫漂、高精度的基準電壓[1]。  圖1中Ib是基準提供給其他模塊的電流,與I0成比例,而I0為:     2 基準實際電路的實現與分析  本次設計的帶隙基準的實際電路如圖2所示。運算放大器OP的構成如下:差分輸入級M10、M11,有源負載M17、M18,Cascode電流偏置M4、M5,M15和M16為第2級放大。
  • 一種高PSR帶隙基準源的實現
    摘要:本文針對傳統基準電壓的低PSR以及低輸出電壓的問題,通過採用LDO與帶隙基準的混合設計,並且採用BCD工藝,得到了一種可以輸出較高參考電壓的高PSR(電源抑制)帶隙基準。
  • 一種高精度BiCMOS電流模帶隙基準源
    在模擬及數/模混合集成電路設計中,電壓基準是非常重要的電路模塊之一,而通過巧妙設計的帶隙電壓基準更是以其與電源電壓、工藝、溫度變化幾乎無關的特點,廣泛應用在LDO及DC-DC集成穩壓器、射頻電路、高精度A/
  • 如何選擇基準電壓源
    基準電壓源規格通常用來預測其在某些條件下的不確定性。這在圖 2 所示的輸出電壓與溫度特性的關係中很容易看出。注意,其中表示了兩種可能的溫度特性。未補償的帶隙基準電壓源表現為拋物線,最小值在溫度極值處,最大值在中間。此處所示的溫度補償帶隙基準電壓源 (如 LT1019) 表現為「S」形曲線,其最大斜率接近溫度範圍的中心。在後一種情況下,非線性加劇,從而降低了溫度範圍內的總體不確定性。