一種高精度帶隙基準電壓源電路設計

2021-01-08 電子產品世界

摘要：針對傳統CMOS帶隙電壓基準源電路電源電壓較高，基準電壓輸出範圍有限等問題，通過增加啟動電路，並採用共源共柵結構的PTAT電流產生電路，設計了一種高精度、低溫漂、與電源無關的具有穩定電壓輸出特性的帶隙電壓源。基於0.5μm高壓BiCMOS工藝對電路進行了仿真，結果表明，在-40%℃～85℃範圍內，該帶隙基準電路的溫度係數為7ppm/℃，室溫下的帶隙基準電壓為1.215 V。

本文引用地址：http://www.eepw.com.cn/article/201809/389197.htm

基準電壓源廣泛應用於A/D、D/A轉換器、開關電源以及各種通信電路，它的電源噪聲抑制能力與穩定的溫度特性是影響A/D，D/A速度與精度的重要因素，甚至影響整個系統的性能，良好的基準電壓源設計才能滿足需要。帶隙電壓基準(BGR)技術日趨成熟，具有較高精度，較低功耗的BGR在電路中被廣泛應用。

利用雙極型電晶體的基區-發射區電壓差△VBE在不同電流密度偏置下具有正溫度係數，而其本身的基區-發射區電壓VBE具有負溫度係數，這兩個電壓線性疊加，得到較合適的近似零溫度係數的基準電壓源。該帶隙基準電壓源電路增加了啟動電路和PTAT電流產生電路，其中PTAT電流產生電路是該基準源的核心，通過對電路的分析與研究，給出了基於0.5μm高壓BiCMOS工藝下的帶隙基準電壓源的設計和仿真結果。

1 傳統的帶隙電壓基準源

傳統的帶隙電壓基準源原理圖與電路結構如圖1所示。

圖1(a)中，以VBE(on)和VT為基準的偏置源會有相反的TCF，輸出電流可能以VBE(on)和VT的某種複合電壓作為基準源，如果複合方式得當，可使輸出溫度係數為零，該電路輸出電壓為：

VOUT=VBE(on)+MVT (1)

通過確定VBE(on)的溫度係數，使輸出電壓與溫度無關，即從而確定要求的M值。

對於圖1(b)，已知兩個雙極電晶體工作在不相等的電流密度下，它們的基極-發射極電壓的差值與絕對溫度成正比。在圖1中，如果MP1，MP2是同樣的電晶體(IS1=IS2)，且偏置的集電極電流分別為nI0和I0，忽略它們的基極電流，那麼

△VBE=VBE1-VBE2=VTlnIo/Is1-VTlnIo/IS2=VTlnn (3)

雙極電晶體的偏置電流實際上是與絕對溫度成正比(PTAT)的，假設MP1與MP2為相同的管子，要使ID1=ID2，電路必須保證VX=VY。所以，ID1=ID2=(VTlnn)/R，結果，使ID3產生同樣的特性，並將PTAT電壓ID3R2加到基極-發射極電壓上，因此輸出電壓為

只要保證(4)式中兩項和是零，VBE3的值以及Q3尺寸的選擇都有幾分任意。實際上，由於電晶體之間的不匹配，以及R1的溫度係數，ID5的變化會偏離理想的等式，給輸出電壓Vref帶來誤差。傳統電路還存在電源電壓較高，基準電壓輸出範圍有限等問題，因此需要不斷的改進與提高。

2 帶隙基準電壓源電路設計

基於0.5μm高壓BiCMOS工藝下的帶隙基準電壓源電路如圖2所示，電路由啟動電路和帶隙基準電壓產生電路兩大部分組成。

在與電源無關的偏置電路中，重要的問題是「簡併」偏置點的存在，使電路有兩種可能的狀態：一種是工作狀態，另一種是電路中沒有電流流過，這是所不希望的狀態。增加啟動電路，使該電路在電源上電時，能驅使電路擺脫簡併偏置點，正常啟動並穩定工作。圖2中左半部分即為該帶隙基準電壓源的啟動電路部分，主要由R1、R2、MP1、HAP1和HAP2構成，其中HAP1與HAP2為高壓非對稱PMOS管，HAP1與HAP2構成電流鏡，由於兩者尺寸相同，HAP2的漏極電流與HAP1的漏極電流相等。當電路未進入工作狀態時，HAP1與HAP2導通處於開啟狀態，通過增加VDD端電壓，使得R1上壓降逐漸增大，因此通過R1的電流增加;由於HAP1與HAP2構成的電流鏡的作用，通過R2的電流與R1上的電流相同，所以R2上電流也隨著VDD端電壓上升而升高，R2兩端的電壓也隨之升高;當VDD增加到一定程度後，R1遠離地端的電勢將逐漸升高到該工藝下高壓非對稱PMOS管的截止電壓，並保持穩定，此時R1上的電流也趨於穩定，R2上電流也將趨於穩定，在R2遠離HAP2端將得到一個較穩定的開啟電壓，經計算並仿真測得這個電壓為5.92 V。

對於電壓產生電路，PTAT電流產生電路是該電路的核心部分，應用了BCD工藝下的PNP管。主要由MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3、Q1、Q2構成。其中MP2、MP3、HSP3、HSP4、HSN1、HSN2、MN1、MN2、R3構成與電源無關的偏置，Q1、Q2產生與溫度無關的基準。

在偏置電流電路中，IREF通過某種方式由Iout得到，如果Iout最終與VDD無關，那麼IREF則不受VDD影響，即與電源無關。當忽略MOS管溝道長度調製效應時，有Iout=KIREF，因為每個以二極體方式連接的器件都是由電流源驅動的，所以IREF近似的與電源無關。圖2中MP3、HSP4 HSN2、MN2的寬長比分別是MP2、HSP3、HSN1、MN1的二倍，其中MP2、MP3、HSP3、HSP4與HSN1、HSN2、MN1、MN2分別構成共源共柵電流鏡，生成與電源無關的電流偏置，影響電流精度的關鍵因素就是漏-源電壓，漏-源電壓的變化會嚴重影響漏極電流的匹配。對於普通電流鏡電路，因它們的漏一源電壓不同，從而失配與溝道調製效應會造成組成電流鏡的兩個電晶體的柵-源電壓有差異，從而導致輸出電流發生很大變化。採用共源共柵電流源結構的電路，優點在於它會有一個很大的輸出電阻，這在鏡像電流源中非常重要，能夠提高輸出基準電壓的穩定性，此外該結構能夠減小溝道調製效應的影響，能夠改善電源抑制和初始精度等電路的重要性能。圖2中經過MP4，與HSP5最後從HSN3中流出的電流和VT有關，所以電阻R4的壓降也與VT有關，在做仿真的過程中，通過對R4的阻值優化，最後選擇合適的電阻值使VOUT輸出帶隙電壓。


相關焦點

  • 一種高精度低電源電壓帶隙基準源的設計
    輸出不隨溫度、電源電壓變化的基準電壓源，在模擬和混合集成電路中應用廣泛，特別是在高精度的場合，基準電壓源是整個系統設計的前提。 由於帶隙基準電壓源具有較低的溫度係數和高電源電壓抑制比，以及能與標準CMOS工藝相兼容等優點，因而成為常用的基準電壓源實現方式。文獻設計了具有溫度補償的傳統帶隙基準電路，但其電源電壓和溫度係數過高，且輸出電壓約在1．25 V，難以滿足低壓的要求。文獻設計了低電源電壓帶隙基準電路，但輸出基準電壓過高。文獻提出了解決方法，設計了低壓帶隙基準源，電路結構複雜。
  • 一種基於LDO穩壓器的帶隙基準電壓源設計
    摘要：設計了一種結構簡單的基於LDO穩壓器的帶隙基準電壓源。以BrokaW帶隙基準電壓源結構為基礎來進行設計。帶隙基準電壓源為LDO提供一個精確的參考電壓，是LDO系統設計關鍵模塊之一。基準電壓的精度直接影響輸出電壓的精度，因此高精度基準參考電壓電路是LDO穩壓器的的關鍵。1 LDO穩壓器工作原理圖1是一個典型LDO電路結構。該結構主要包括4個部分：誤差放大器、電阻反饋網絡、參考基準電壓和調整管。
  • cmos帶隙基準電壓源設計
    帶隙越大，電子由價帶被激發到導帶越難，本徵載流子濃度就越低，電導率也就越低 　　帶隙主要作為帶隙基準的簡稱，帶隙基準是所有基準電壓中最受歡迎的一種，由於其具有與電源電壓、工藝、溫度變化幾乎無關的突出優點，所以被廣泛地應用於高精度的比較器、A/D或D/A轉換器、LDO穩壓器以及其他許多模擬集成電路中。
  • 一種低電壓帶隙基準電壓源的設計
    0 引言 基準電壓是數模混合電路設計中一個不可缺少的參數，而帶隙基準電壓源又是產生這個電壓的最廣泛的解決方案。在大量手持設備應用的今天，低功耗的設計已成為現今電路設計的一大趨勢。
  • 一種高精度BiCMOS電流模帶隙基準源
    在模擬及數／模混合集成電路設計中，電壓基準是非常重要的電路模塊之一，而通過巧妙設計的帶隙電壓基準更是以其與電源電壓、工藝、溫度變化幾乎無關的特點，廣泛應用在LDO及DC-DC集成穩壓器、射頻電路、高精度A／
  • 帶隙電壓基準源的設計與分析
    摘要 介紹了基準源的發展和基本工作原理以及目前較常用的帶隙基準源電路結構。設計了一種基於Banba結構的基準源電路，重點對自啟動電路及放大電路部分進行了分析，得到並分析了輸出電壓與溫度的關係。
  • 一個高性能帶隙基準電壓源的設計
    摘 要：設計一種適用於標準CMOS工藝的帶隙基準電壓源。該電路採用一種新型二階曲率補償電路改善輸出電壓的溫度特性；採用高增益反饋迴路提高電路的電源電壓抑制能力。
  • 低成本多路輸出CMOS帶隙基準電壓源設計
    帶隙基準廣泛地應用於ADC，DAC、線性穩壓器、開關電源、溫度傳感器和網絡通信等各種電路中。衡量帶隙基準源性能的重要指標有低溫度係數、低線性調整率、低電源電壓、低成本、低功耗和高電源抑制比。 本文在對傳統的Brokaw帶隙基準源進行分析和總結的基礎上，針對AC／DC開關電源晶片的應用需求，設計了一款應用於開關電源的低成本、多輸出的CMOS帶隙基準源。
  • 高精度CMOS帶隙基準源的設計
    引言　　模擬電路中廣泛地包含電壓基準(reference voltage)和電流基準(current reference)。在數/模轉換器、模/數轉換器等電路中，基準電壓的精度直接決定著這些電路的性能。這種基準應該與電源和工藝參數的關係很小，但是與溫度的關係是確定的。在大多數應用中，所要求的溫度關係通常分為與絕對溫度成正比(PTAT)和與溫度無關2種。　　近年來有研究指出，當漏電流保持不變時，工作在弱反型區電晶體的柵源電壓隨著溫度升高而在一定範圍內近似線性降低。
  • 一種新穎不帶電阻的基準電壓源電路設計
    當今設計的基準電壓源大多數採用BJT帶隙基準電壓源結構，以及利用MOS電晶體的亞閾特性產生基準電壓源；然而，隨著深亞微米CMOS工藝的發展，尺寸按比例不斷縮小，對晶片面積的挑戰越來越嚴重，雙極型電晶體以及高精度電阻所佔用的面積則成為一個非常嚴重的問題。
  • 一種降低失調影響的低噪聲帶隙基準電路
    關鍵詞：帶隙基準電壓源；降低運放失調電壓影響；低噪聲　　0 引言　　基準電壓模塊是數模轉換器（DAC），模數轉換器（ADC）、鎖相環（PLL）等電路中不可缺少的基本模塊，其性能直接影響系統的精度和穩定性，其中帶隙基準電路是應用最為廣泛的一種基準電壓模塊。
  • 一種帶有軟啟動的精密CMOS帶隙基準設計
    引 言　　帶隙基準是所有基準電壓中最受歡迎的一種，由於其具有與電源電壓、工藝、溫度變化幾乎無關的突出優點，所以被廣泛地應用於高精度的比較器、A/D或D/A轉換器、LDO穩壓器以及其他許多模擬集成電路中。帶隙基準的主要作用是在集成電路中提供穩定的參考電壓或參考電流，這就要求基準對電源電壓的變化和溫度的變化不敏感。
  • 一款高精度基準電壓源的設計方案
    本文引用地址：http://www.eepw.com.cn/article/201612/328287.htm　　當今設計的基準電壓源大多數採用BJT帶隙基準電壓源結構，以及利用MOS電晶體的亞閾特性產生基準電壓源；然而，隨著深亞微米CMOS工藝的發展，尺寸按比例不斷縮小，對晶片面積的挑戰越來越嚴重，雙極型電晶體以及高精度電阻所佔用的面積則成為一個非常嚴重的問題。
  • 一種採用二次曲率補償的帶隙基準源
    在A／D，D／A轉換器以及一些模擬和數字電路中，帶隙基準源起著至關重要的作用，它的溫度特性和抗噪聲能力直接決定了整體電路的精度和性能。因此，提高帶隙基準源的精度是十分重要的。 本文介紹帶曲率補償的帶隙基準源的原理，並將其與傳統帶隙基準源進行比較，突出其在溫度特性上的優點，並介紹一種運用曲率補償的帶隙基準源電路。
  • 基於一階溫度補償技術的CMOS帶隙基準電壓源電路
    為滿足深亞微米級集成電路對低溫漂、低功耗電源電壓的需求，本文提出了一種在0.25mN阱CMOS工藝下，採用一階溫度補償技術設計的CMOS帶隙基準電壓源電路。電路核心部分由雙極電晶體構成，實現了VBE和VT的線性疊加，獲得近似零溫度係數的輸出電壓。
  • 帶隙基準源電路的基本原理及仿真分析
    本文引用地址：http://www.eepw.com.cn/article/201809/389056.htm近年來有研究指出，當漏電流保持不變時，工作在弱反型區電晶體的柵源電壓隨著溫度升高而在一定範圍內近似線性降低。基於該特性，帶隙基準源所採用的基極-發射極結可以被工作在弱反型區的電晶體代替產生低溫度係數的基準源。
  • 帶曲率補償、工作電壓1.2 V、可調帶隙基準電壓電路
    正負溫度係數電壓剛好相互抵消。衡量帶隙基準電壓性能一般採用兩個參數，溫度係數(Temperature Coefficient，TC)和電源電壓抑制比(Power Supply Rejection Ratio，PSRR)。圖1所示為常規帶隙基準電壓電路。
  • 一種高PSR帶隙基準源的實現
    摘要：本文針對傳統基準電壓的低PSR以及低輸出電壓的問題，通過採用LDO與帶隙基準的混合設計，並且採用BCD工藝，得到了一種可以輸出較高參考電壓的高PSR(電源抑制)帶隙基準。
  • 如何選擇基準電壓源
    基準電壓源規格通常用來預測其在某些條件下的不確定性。這在圖 2 所示的輸出電壓與溫度特性的關係中很容易看出。注意，其中表示了兩種可能的溫度特性。未補償的帶隙基準電壓源表現為拋物線，最小值在溫度極值處，最大值在中間。此處所示的溫度補償帶隙基準電壓源 (如 LT1019) 表現為「S」形曲線，其最大斜率接近溫度範圍的中心。在後一種情況下，非線性加劇，從而降低了溫度範圍內的總體不確定性。
  • 具有帶隙結構的遲滯比較器電路設計
    V，其核心電路有帶隙基準比較器、射極跟隨器和遲滯比較囂。整個電路採用Bipolar工藝設計，利用HSpice軟體對所設計的電路進行了仿真與驗證。結果表明，遲滯比較器的遲滯電壓為8 mV，翻轉門限電壓隨輸入電壓和溫度的變化均很小。