DRAM的矩陣存儲電路設計方案

打開APP

DRAM的矩陣存儲電路設計方案

TOMORROW 星辰 發表於 2020-12-01 15:18:29

DRAM（Dynamic Random Access Memory）

即動態隨機存取存儲器，它和 SRAM(靜態隨機存取存儲器)一樣都是常見的系統內存，也就是說我們個人電腦裡的內存條通常都是DRAM。但是DRAM和 SRAM 兩者之間有著很大的區別。其中最大的區別就是DRAM的地址總線接口與 SRAM 的不同。DRAM使用了dram 地址復用技術。也就是行地址與列地址分時復用技術，這就是dram 的關鍵技術所在。主要原因是由它的硬體電路決定的。

DRAM與 CPU 的接口（尋址方式）

舉個慄子，EM63A165TS 是 EtronTech 公式的一款 DRAM 晶片，容量為 16M*16Bit，分成四個 Bank，每一個 Bank 為 4M*16Bit。但是，觀察它的晶片管腳圖，你就會發現它的地址線只有 13 根（A0-A12）和兩根 Bank 控制線。13 根的控制線按照 SRAM 的尋址方法，每個 Bank 只有 2^13=8K，遠遠沒有達到 4M。這是為什麼呢？

原因在於，DRAM 普遍採用的是行與列地址分時復用技術進行尋址。在 DRAM 的矩陣存儲單元中，地址可以分成行地址和列地址。在尋址時，必須先進行行尋址然後在進行列尋址，這是由 DRAM 的硬體電路所決定的。所以，對行地址線和列地址線進行共用，既節省了地址線，也不會降低 DRAM 原有的工作速率（因為 DRAM 的行地址和列地址就是要分時傳送的）。而，如果是 SRAM 採用這種尋址方式的話，則會大大降低其工作速度。

那麼，EM63A165TS 只有 13 根地址線也就可以理解了，在其數據手冊上可以知道，A0-A12 是行地址線，同時 A0-A8 復用為列地址線，那麼就有了 22 根地址線，2^22=4M。

DRAM硬體電路

下圖所示是 DRAM 一個位的存儲單元電路，信息存儲在電容之中，電容有電荷則為 1，沒電則為 0。當字線為高時，該 MOS 管導通，若電容有電荷，則會在位線上產生電流，反之則無。因為是用電容存儲信息，而電容會存在漏電流，所以必須要配合周期刷新電路來維持電容的電荷。

下圖所示則是一個 DRAM 的矩陣存儲電路。

在讀寫操作前必須先選擇行，相應 MOS 管導通。

選定行後，再選擇列。然後就可以對某一位進行讀寫操作。

讀過程中可以通過下圖的感應放大器電路來保持電容的電荷不變。該電路由兩個反相器組成。

當預充電線為高時，刷新電路導通，然後維持電容中的電荷量不變。由兩個反相器和一個 MOS 管組成。

編輯：hfy

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴