如何消除寄生電容的電路設計方案

如何消除寄生電容的電路設計方案

電子設計 發表於 2018-12-14 15:14:47

作者： 廖湧，程曦

在被測點阻抗較高時，即使該點僅有較小的電容，其帶寬也會受限。在基於磁簧繼電器的多路選擇器中，由於各磁簧繼電器的寄生電容會在輸出端並聯，加大了輸出端的電容，使得電路的帶寬變窄。本文介紹了可消除這種寄生電容的電路設計方案。

多路選擇器是一種能從多路輸入信號中選出一路並將其輸送至輸出端的一種器件。在測試自動化領域，它可以取代人工插拔線路，且能使一臺單輸入儀器自動測量多個信號，從而降低測試成本，節約測試時間。實現選擇器的一種常用方法是使用磁簧繼電器。磁簧繼電器具有體積小、較半導體繼電器導通電阻小且較電磁繼電器反應速度快等優點。這些特點使得磁簧繼電器受到各種選擇器模塊的青睞。

 

  圖1：磁簧繼電器閉合(上)與開路(下)及其寄生元件。

磁簧繼電器的結構及等效電路如圖1所示。其非理想性主要源於其導通電阻(Ron)、兩根幹簧管間的開路電容(Cgap)以及幹簧管到線圈間的電容(Coil1,2) 。不過這些非理想性在大多數情況下都是可以忽略的。下面我們用一個例子來說明這一點。

 

  圖2：基於磁簧繼電器的50路多路選擇器。

圖2所示為基於繼電器的多對一選擇器的典型應用電路。 Vcc為線圈偏置電壓，Ctrl n ( n = 1, 2, … , 50) 連於驅動電路(圖中略去)。Cvcc和Cctrl 是位於繼電器管腳之間和管腳與線圈之間的等效電容。與100Ω串聯的電壓源代表被測器件的輸出端，3pf 電容並聯10MΩ電阻則為等效示波器的典型輸入阻抗。圖中的電路有50路輸入端，第50路輸入端通過繼電器連接於示波器，其它49路則處於開路狀態。

對於以上電路，輸入電壓的頻率需要多大，才會使得示波器量得的信號明顯有別於實際電壓輸入信號呢？為了計算這個問題，我們首先來簡化一下上面的電路網絡。我們注意到，點A的對地電容是該網絡各節點中最大的：其上有50個1.4pf Cvcc並聯接地。所以，在該網絡的-3dB頻率，點A的對地阻抗應該接近於100Ω的電壓源輸出電阻。由於繼電器開路電容Cgap遠遠小於點A對地電容，相同頻率下，可近似於開路。這樣，與之串聯的100Ω電阻也都可以忽略了。同理，Cctrl50也可視為開路。這樣，我們就得到了如下簡化電路 ：

 

  圖3：-3dB頻率下圖2中電路的簡化等效電路。

該簡化網絡的-3dB頻率為：

 

 

可見，對於數兆赫以下的中低頻應用場合，基於磁簧繼電器的多路選擇器可近似為理想導線。

高阻測試點應用

然而，當被測儀器的輸出阻抗較大時，情況就不同了。我們還是來舉一個例子。如圖4所示 (等效電路見圖5)，該網絡與圖3幾乎一樣，唯一的區別是被測器件的輸出由電壓源變成了電流源。為了不讓任何一個電流源開路，這裡使用了單刀雙擲型繼電器。Rload將電流轉為電壓，以供示波器測量。假使繼電器寄生元件參數不變，由於Rload有20KΩ的電阻，該網絡-3dB頻率將降到僅60kHz左右。在實際應用中，由於PCB和線路的電容，其-3dB頻率會更低。這樣一來，即使對低頻電路，這樣的多路選擇器也變得不再適合了。

 

  圖4：50路選擇器接電流源。  

  圖5：50路選擇器接電流源的等效電路。

儘管上述分析使用了電流源，但在被測器件是輸出電阻較大的電壓源時也會發生以上情況。

下面，我們將介紹一種可基本消除點A電容的電路。使用該電路後，上述多路選擇器的頻率可被拓寬數十倍，因而可應用於高阻抗測試點。減少電容不單可以增加帶寬，在被測端接反饋網絡的情況下 (比如運放輸出端)，也可以改善穩定性。此外，小電容也有利於測試輸出端的階躍響應。總之，在選擇器的輸出端減小電容，有明顯的好處。

電容消除電路

我們接下來會介紹若干種方法來減小A點的電容。我們使用電流源電路來說明這些方法，但是這些方法也可用於電壓源電路。

為了思考這一問題，我們首先需要找出這些寄生電容的成因。經過觀察，我們不難發現點A的寄生電容主要有兩個來源。圖6和圖7繪出了容性電流的通路。顯然，解決問題的關鍵就在於阻斷這兩條容性電流通路。我們接下來就分別研究這兩條通路。

 

  圖6：容性電流通路1。  

  圖7：容性電流通路2。

消除Cgap

首先我們來看圖6。這一通路流經50個並聯的繼電器開路電容Cgap，回到交流地Vbias。50個Cgap並聯，形成了一個較大的電容。

也許你會問，為什麼不關閉不用的電流源，這樣不就不需用單刀雙擲繼電器，而用單刀單擲的就可以了？這樣，Cgap的問題不就不存在了嗎？遺憾的是，事實並非如此。

首先，即便電流源關閉，它還是會有並聯寄生電容。該電容可以在高頻將其接地。

其次，即便電流源的輸出電容很小，Cgap還是會連到Cctrl，而Cctrl則會連到驅動電路，驅動電路上還有線圈續流復位二極體。這些電路的電容會通過Cctrl接地，而這些電容一般與Cctrl相當，或更大。所以點A由於Cgap並聯而有的電容值還是會很大。

因此，我們將保留單刀雙擲的設計。之後我們將看到，這樣的設計將便於實現電容消除電路。 回到消除Cgap的討論。電容的電流是由電容兩端電壓變化引起的。

既然點A的電壓必須變化，那我們能不能使得電容的另一端不接地(交流地)，而接到與A一齊變化的電位上呢？順著這樣的思路，我們得到了如圖8的電路。

 

  圖8：一種消除Cgap的方法。

圖8中，點A的信號經過運放隔離後，加上一個直流偏置，被回送到Vbias2。右邊的運放輸出為：

 

 

Voffset 是直流電壓偏置，其值可正可負，作用是給不使用的電流源一個合適的直流電壓偏置值。

圖8的方法需要兩個運放(除非Voffset為0)。如果Voffset為0，另一運放可直接連到Vbias2。實際上可以省去一個運放，圖9給出了使用一個運放和一個浮動電源的電路。

 

  圖9：用浮動電源消除Cgap。

好在許多常見的實驗室電源都是浮動的：其輸出端由變壓器隔離。比如Keysight E3631A和E3646A，其負極和地之間的電容在我們所討論的應用中可以忽略。

圖9雖然省了一個運放，但還是需要有源元件。圖10給出了只需一個電阻就可以達到類似效果的方案，該方案僅在特殊情況下成立，但此特殊情況卻並不罕見：

 

  圖10：使用電阻消除Cgap的電路。

如果選擇器上的每一個被測器件都相同，並且可以在不被測時同時開啟，那麼我們就能使每個被測器件輸出同樣的波形。Rload2的值為：

 

 

I是單個被測器件的輸出電流，In = I (n = 1,2,…50)。

可見，這將使得Cgap兩端的電壓保持不變，從而切斷容性電流的通路，Cgap也就不再影響點A了。

消除Cvcc

研究完消除Cgap的電路，我們再來研究如何消除Cvcc。這一通路主要由許多Cvcc構成，最終流回了Vcc——繼電器線圈的直流偏置電壓。有了之前消除Cgap的經驗，我們不難得到一個類似的電路。圖11用一個浮動電源來達到消除Cvcc的效果。

 

  圖11：Vcc 被直流和交流電壓同時驅動。

這樣一來，似乎我們所有的問題都應該解決了。很遺憾，實驗結果表明，上圖的電路並不能消除所有的Cvcc。何以如此呢？我們需要再仔細觀察一下繼電器線圈的模型。

繼電器線圈雖然被畫成了電感，但實際上卻有較大的直流電阻，大約在100Ω量級。我們已經指出，繼電器驅動電路有較大的電容。簡單起見，我們考慮一種極限情況：驅動電路的電容很大，以至可以認為線圈的一端直接接在交流地上，那麼繼電器管腳和線圈之間的電容就會沿著幹簧管分布，如圖12所示。也就是說，只是在Vcc上加上信號並不能抵消所有的管腳和線圈之間的電容。

 

  圖12：沿幹簧管分布的電容。

圖13的電路解決了這一問題(為了簡單起見，圖中略去了續流二極體)。Vss為點A交流部分的信號加上0直流偏置，這樣繼電器線圈的兩端就都被和點A相同的交流信號驅動，Cvcc對點A就不再影響。

 

  圖13：Vcc和繼電器源極都被交流和直流電源驅動。

你也許已經注意到了，圖13中驅動電路的源極不再是地。這樣一來，柵極驅動電壓還能可靠地打開驅動電路嗎？的確，圖13中的電路只能在柵極電壓減去源極電壓最大值後依然大於驅動電路開啟電壓的情況下工作。否則，我們就需要增大柵極電壓，直到足夠為止。

其他注意事項

至此，我們用理想電路模型討論了消除磁簧繼電器寄生電容的電路技巧。然而，實際的電路並不是理想情況。所以，為了使以上電路達到較好的效果，還有許多工程實踐的細節需要考慮。

繼電器選取

雖然電路可以消除寄生電容，但是我們還是應該選取寄生電容較小的繼電器，因為繼電器的電容會成為運放的負載。對於非理想運放，電容負載小，相應的相移和幅值損耗也小。這樣，電路消除電容的效果也會更佳。

另外，在圖10 中，等效來說，每路電流源仍需驅動一個繼電器的Cgap，所以小的寄生電容總是好的。

繼電器的屏蔽層

圖14：有屏蔽層的繼電器示意圖。

繼電器屏蔽層是線圈和管腳之間的一層金屬，主要用於屏蔽噪音 (這裡指的不是磁屏蔽層) 。大多數情況下，屏蔽層會接地或交流地。該層會減小管腳之間和管腳到線圈的電容，但是會增加額外的管腳到屏蔽層之間的電容。如果繼電器有屏蔽層，可以用對線圈Vcc一樣的方法處理。

電路板布線

標準PCB FR4 材料有4.1-4.4的介電常數。如果相鄰兩層有30mm X 30mm、相距10mil(0.254mm)的銅皮，那麼它們之間的電容為：

 

 

Eo = 8.854x10-12，K = 4.3，A為面積，D為距離。

對於有50個磁簧繼電器的PCB，連接繼電器各管腳的銅線不可避免會佔一定面積。所以在這些線下，不要鋪銅，以減少電容。

由此產生的一個副作用是電路的抗噪音能力變差了。所以如果必要，可以在電路外部加裝噪音屏蔽盒。

連接運放輸出端至各繼電器時，扇出(fan-out)和菊花鏈布線法各有千秋。扇出法意味著線路總長度更長，即銅線形成的電容更大。好處是各個繼電器的銅線電容大小類似，消除電容電路對各個繼電器的效果也就更接近。

反之，菊花鏈能使總線最短，使得運放負載電容變小，代價是各個繼電器消除電容的效果參差不齊。 因此我們建議使用混合布線，如圖15所示：

 

  圖15：混合布線示意圖。

實驗

我們使用圖16的電路製作了一個多路選擇器來測試博通的一款多路電流源產品，該產品電流源DC成分為0。實驗中使用一臺三端Keysight E3631A電源提供運放的電源和Voffset，以驅動繼電器。

在文中所述的電容消除技術被使用之前，選擇器實測點A電容約300pf， 改進布線後減至約200pf。Rload2加入後，電容降至約150pf。使用AC+DC驅動Vcc後，電容繼續降至約30pf。在繼電器驅動源極也被驅動後，點A電容僅餘不到10pf。剩餘的10pf很可能來自接口和連接線。-3dB頻率增加30餘倍。

 

  圖16：消除寄生電容的實驗電路。

總結

在被測點阻抗較高時，即使該點僅有較小的電容，其帶寬也會受限。在基於磁簧繼電器的多路選擇器中，由於各磁簧繼電器的寄生電容會在輸出端並聯，加大了輸出端的電容，使得電路的帶寬變窄。本文介紹了可消除這種寄生電容的電路設計方案，使用該方案，如果設計合理，選擇器的輸出端電容可以降為小於單個磁簧繼電器的寄生電容。該方案的中心思想是使用與被測信號有同樣交流成分的信號，驅動寄生電容的另一端。這可以通過運放、浮動電壓源、甚至電阻來實現。除了拓寬帶寬，該設計也可通過降低電容使得被測電路穩定性受到更小的影響並更好地測量階躍響應。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴