MOSFET的寄生電容是如何影響其開關速度的?

2021-02-15 8號線攻城獅

我們應該都清楚,MOSFET 的柵極和漏源之間都是介質層,因此柵源和柵漏之間必然存在一個寄生電容CGS 和CGD,溝道未形成時,漏源之間也有一個寄生電容CDS,所以考慮寄生電容時,MOSFET 的等效電路就成了圖 2 的樣子了。但是,我們從MOSFET 的數據手冊中一般看不到這三個參數,手冊給出的參數一般是 CISS、COSS和CRSS(見圖 1 ),

圖 1 某數據手冊關於寄生電容的描述

它們與CGS、CGD、CDS的關係如下: 

CISS=CGS+CGD(CDS 短路時),COSS=CDS+CGD,CRSS=CGD

圖 2 考慮寄生電容時的MOSFET模型

下面看一下這些寄生參數是如何影響開關速度的。如圖 3,當驅動信號 Ui到來的一瞬間,由於MOSFET處於關斷狀態,此時CGS 和CGD上的電壓分別為UGS=0, UGD=-VDD,CGS 和 CGD上的電荷量分別為 QGS= 0,QGD= UGDCGD=VDDCGD。接下來 Ui 通過 RG對 CGS 充電,UGS逐漸升高(這個過程中,隨著 UGS升高,也會伴隨著 CGD的放電,但是由於VDD遠大於UGS,CGD不會導致柵電流的明顯增加)。當UGS達到閾值電壓時,開始有電流流過MOSFET(事實上,當UGS還沒有達到閾值電壓時,已經有微小的電流流過 MOSFET 了),MOSFET 上承受的壓降由原來的 VDD開始減小, CGD上的電壓也會隨之減小,那麼,也就伴隨著的 CGD 放電。由於 CGD 上的電荷量 QGD= VDDCGD 較大,所以放電的時間較長。在放電的這段時間內,柵極電流基本上用於 CGD 的放電,因此柵源電壓的增加變得緩慢。放電完成後,Ui通過RG繼續對CGS 和CGD 充電(因為此時MOSFET已經充分導通,相當於CGS 和CGD並聯),直到柵源電壓達到Ui,開啟過程至此完成。圖 4 的曲線很好地描繪了導通過程中UGS隨時間變化的曲線。需要注意的是,由於驅動提供的不是電流源,所以實際上的曲線並非直線,圖 4 僅代表上升趨勢。 

圖 3 考慮寄生電容時的MOSFET驅動電路

圖 4 脈衝驅動下MOSFET柵源電壓上升曲線

同時,由上圖 3 不難看出,RG越大,寄生電容的充電時間將會越長。顯然,RG 太大時 MOSFET 不能在短時間內充分導通。在高速開關應用中(如 D 類功放、開關電源),這個阻值一般取幾Ω到幾十Ω。然而,即使是低速情況下,RG 也不宜取得太大,因為過大的RG會延長電容充電的時間,也就是MOSFET從關斷到充分導通的過渡時間。這段時間內,MOSFET處於飽和狀態(放大區),管子將同時承受較大的電壓和電流,從而引起較大的功耗。但是 RG 如果取得太小或者直接短路的話,在驅動電壓到來的一瞬間,由於寄生電容上的電壓為零,前級需要流過一個很大的電流,造成對前級驅動電路的衝擊。 

圖 5 為高速開關應用中常見的 MOSFET 驅動電路,以一對互補的 BJT 構成射隨器的形式滿足驅動電流的要求。其中Q1用於開啟時對寄生電容的充電,Q2用於關斷時對寄生電容的放電。有時候我們需要得到更快的關斷速度,通常在柵極電阻 R1 上並聯一個快恢復二極體,這樣的話,放電迴路將經過這個二極體而不是電阻。 

圖 5 常用的高速驅動電路

圖 6 增加洩放電阻的驅動電路

在實際應用中,我們通常還會在MOSFET的柵源之間並聯一個幾KΩ到上百K Ω的電阻(如圖 6 的R2),這是為了在輸入柵源電壓不確定時(如前級驅動電路失效),防止 MOSFET 處於非理性狀態。

圖 7 殘留電荷導致MOSFET開啟的實驗電路

我們可以做這樣一個實驗:連接如圖 7 的電路,我們會發現,即使柵極懸空,LED 也會發光。這說明,柵源之間出現了高於閾值的電壓,產生這一電壓的原因是寄生電容上的殘留電荷。殘留電荷使得 UGS高於閾值電壓但又不足以使 MOSFET 充分導通。結果是 MOSFET 工作在放大狀態(飽和區),管子承受很大的功耗從而造成器件的損壞。這種現象更容易發生在低閾值電壓的MOSFET 中。為了防止這種情況發生,往往通過柵源間的並聯電阻洩放寄生電容上的殘留電荷。 

長按關注微信公眾號『8號線攻城獅』,獲取更多精彩內容。

相關焦點

  • MOSFET寄生電容參數如何影響開關速度
    打開APP MOSFET寄生電容參數如何影響開關速度 電子元件技術 發表於 2021-01-08 14:19:59 我們應該都清楚
  • MOSFET寄生電容對LLC串聯諧振電路ZVS的影響
    要保證MOSFET運行在感性區,諧振電感上的諧振電流必須足夠大,以確保MOSFET源漏間等效的寄生電容上存儲的電荷可以在死區時間內被完全釋放乾淨。公式看上去雖然簡單,然而一個關於MOSFET等效輸出電容Ceq的實際情況,就是MOSFET的等效寄生電容是源漏極電壓Vds的函數,之前的文章對於MOSFET的等效寄生電容進行過詳細的理論和實際介紹。
  • 圖解MOSFET的寄生電容、VGS的溫度特性
    為了發揮MOSFET性能優勢,用戶除了詳細閱讀產品規格書外,有必要先了解MOSFET的寄生電容,開關性能,VGS(th)(界限値),ID-VGS特性及其各自的溫度特性。MOSFET的寄生電容和溫度特性在構造上,功率MOSFET都存在寄生電容。
  • 如何妙用二極體減少寄生電容
    二極體以其單向導電特性,在整流開關方面發揮著重要的作用;其在反向擊穿狀態下,在一定電流範圍下起到穩壓效果。令人意外的是,利用二極體的反偏壓結電容,能夠有效地減少信號線上的接入寄生電容,這裡將近一步討論這個運用。
  • 限制MOSFET的開關速度因素
    我們知道MOSFET的開關速度相對於三極體已經有相當大的改善,可以達到數百K,甚至上M;但我們想想,當我們需要MOSFET有更高的開關速度,更小的損耗時,限制MOSFET的開關速度有哪些因素在作怪呢?
  • 一種減少VDMOS寄生電容的新結構的研究
    因此,不論是開關應用還是線性應用,VDMOS都是理想的功率器件。VDMOS的開關速度是在高頻應用時的一個重要的參數,因此提出一種減小寄生電容的新型VDMOS結構。  1 基本原理  功率VDMOS的開關特性是由其本徵電容和寄生電容來決定的。VDMOS的電容主要由三個部分柵源電容Cgs柵漏電容Cgd以及源漏電容Cds組成,如圖1所示。
  • 一種減少VDMOS寄生電容的新結構
    0 引 言 VDMOS與雙極電晶體相比,它的開關速度快,開關損耗小,輸入電阻高,驅動電流小,頻率特性好,跨導高度線性等優點。特別值得指出的是,它具有負溫度係數,沒有雙極功率管的二次擊穿問題,安全工作區大。
  • 影響MOSFET性能的一些因素
    本文引用地址:http://www.eepw.com.cn/article/228186.htm  除了器件結構和加工工藝,MOSFET的性能還受其他幾個周圍相關因素的影響。這些因素包括封裝阻抗、印刷電路板(PCB)布局、互連線寄生效應和開關速度。事實上,真正的開關速度取決於其他幾個因素,例如切換的速度和保持柵極控制的能力,同時抑制柵極驅動迴路電感帶來的影響。
  • 過孔的寄生電容和電感
    ε,則過孔的寄生電容大小近似於:C=1.41εTD1/(D2-D1)過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間,降低了電路的速度。實際設計中可以通過增大過孔和鋪銅區的距離(Anti-pad)或者減小焊盤的直徑來減小寄生電容。過孔存在寄生電容的同時也存在著寄生電感,在高速數字電路的設計中,過孔的寄生電感帶來的危害往往大於寄生電容的影響。它的寄生串聯電感會削弱旁路電容的貢獻,減弱整個電源系統的濾波效用。
  • 功率器件MOSFET開關過程大揭秘
    本文所建立的MOSFET開關模型,主要體現的是低導通值MOSFET寄生參數:G、D、S間的電容,CGS,CGD,CDS用於分析驅動過程;DS間的寄生三極體,分析漏極擾動對MOSFET的影響:一是內部三極體導通而雪崩,二是CGD耦合引起門極電位上升,使MOSFET誤導通。在本文所建立的這一MOSFET參考模型中,模型內所描述的體內寄生三極體中還特別包含一個重要的寄生器件,體二極體。
  • 要實現LLC原邊MOSFET ZVS,MOSFET電容必須滿足的條件
    要保證MOSFET運行在感性區,諧振電感上的諧振電流必須足夠大,以確保MOSFET源漏間等效的寄生電容上存儲的電荷可以在死區時間內被完全釋放乾淨。Ceq的實際情況,就是MOSFET的等效寄生電容是源漏極電壓Vds的函數,之前的文章對於MOSFET的等效寄生電容進行過詳細的理論和實際介紹。
  • 如何消除寄生電容的電路設計方案
    如何消除寄生電容的電路設計方案 電子設計 發表於 2018-12-14 15:14:47 作者: 廖湧,程曦 在被測點阻抗較高時,即使該點僅有較小的電容,其帶寬也會受限。
  • 反激開關MOSFET源極流出的電流精細剖析
    : 如初級漏電感、MOSFET的寄生電容和次級二極體的結電容。 如圖1所示的包含寄生元件的反激式轉換器拓撲圖,其中Cgs、Cgd和 Cds分別為開關管MOSFET的柵源極、柵漏極和漏源極的雜散電容,Lp
  • X電容和Y電容在開關電源模塊的作用
    一直以來,開關電源模塊的電磁幹擾是一個重要的解決點,從原理上來講電磁幹擾主要來自於兩個方面,即傳導幹擾和輻射幹擾。傳導幹擾是由於電路中寄生參數的存在,以及開關電源中開關器件的開通與判斷,使得開關電源在交流輸入端產生較大的共模幹擾和差模幹擾。
  • PCB布局的DC電阻,寄生電容和寄生電感
    確定寄生效應實際上就是確定系統的頻率行為,因為寄生元件對信號的影響是頻率的函數。通過將[理想系統+可能的寄生蟲]的頻率行為與[實際系統測量]進行比較,可以確定可能的寄生蟲在系統中產生與頻率有關的行為。 是什麼決定了寄生,電路圖中未考慮什麼? 實際系統的很多方面都會在PCB布局,IC或任何其他電氣系統中產生意外的寄生現象。
  • 淺析MOSFET電容在LLC串聯諧振電路中的應用
    要保證MOSFET運行在感性區,諧振電感上的諧振電流必須足夠大,以確保MOSFET源漏間等效的寄生電容上存儲的電荷可以在死區時間內被完全釋放乾淨。Ceq的實際情況,就是MOSFET的等效寄生電容是源漏極電壓Vds的函數,之前的文章對於MOSFET的等效寄生電容進行過詳細的理論和實際介紹。
  • 什麼是寄生電容?寄生電容有什麼危害?
    寄生的含義就是本來沒有在那個地方設計電容,但由於布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容,又稱雜散電容。寄生電容本身不是電容,根據電容的原理我們可以知道,電容是由兩個極板和絕緣介質構成的,那麼寄生電容是無法避免的。比如一個電路有很多電線,電線與電線之間形成的電容叫做寄生電容。
  • 用於功率開關的電阻-電容(RC)緩衝電路設計
    和寄生電容(Cp),如圖4所示。由於PCB布局與走線,Cp包含開關輸出電容和雜散電容。Lp包含PCB路由寄生電感和MOSFET引線電感。這些來自功率器件的寄生電感和電容組成濾波器,並在關斷瞬變發生後立即產生諧振,從而將過量電壓振鈴疊加到器件上,如圖3所示。若要抑制峰值電壓,可在開關上部署一個典型RC緩衝器,如圖4所示。電阻值必須接近需減幅的寄生諧振阻抗值。
  • 如何提高三極體的開關速度?
    三極體定義   三極體,全稱應為半導體三極體,也稱雙極型電晶體、晶體三極體,是一種控制電流的半導體器件其作用是把微弱信號放大成幅度值較大的電信號, 也用作無觸點開關。晶體三極體,是半導體基本元器件之一,具有電流放大作用,是電子電路的核心元件。
  • 消除電容傳感器寄生電容幹擾的幾種方法
    摘 要: 電容傳感器結構簡單,解析度高,但寄生電容的存在嚴重影響了其工作特性,文章分析了寄生電容存在的原因,採用驅動電纜技術、運算放大器驅動技術、整體屏蔽技術、集成組合技術可有效減小寄生電容,提高傳感器的性能。