外部寄生電容幹擾消除法

2021-01-10 電子產品世界

在進行測控系統設計時,常常需要對系統中的電容值進行測量。而測量的結果常常會產生波動,造成不準確的測量結果。這種情況的發生通常都是由於寄生電容的幹擾導致的。寄生電容的產生也可能有多種來源。比如布線的電線之間因為相互感應會產生電容;人體靠近也會產生寄生電容,周圍的環境中有電磁幹擾等等。

本文引用地址:http://www.eepw.com.cn/article/201610/308720.htm

寄生電容的仿真曲線圖

這種寄生電容的存在無疑會使系統的測量準確度下降。因此,必須消除寄生電容,或者說緩解寄生電容,使它的影響降低到最小。如果來消除呢,有緣屏蔽是一個比較有效的方法之一。

FDC1004的最大特點就是有能夠降低幹擾並幫助集中電容傳感器的感測區域。

想像一下有一條導線被連接至FDC1004通道輸入中的一個。當你的手靠近這條導線並且將要接觸到它時,手與導線上的信號就形成了一個閉合迴路,此時人體起到了接地源的作用。如果你的手不是既定目標,那麼就被視為寄生電容。解決方案是設置包裹在導線外的有源屏蔽。屏蔽驅動器是在同一電壓電位,即相同波形上驅動為傳感器輸入的有源信號輸出,所以沒有電位差,因此在屏蔽和傳感器輸入之間就沒有電容。任何外部幹擾將把具有最小交互作用的屏蔽信號與傳感器信號耦合在一起。圖1顯示的就是屏蔽傳感器到FDC1004的信號線路的做法是如何減少任何幹擾源對電容測量值的影響程度的。


圖1:有屏蔽與無屏蔽時的比較

在電容感測應用使用屏蔽有以下幾個優點:

它將感測區域指向併集中在特定區域。它減小並消除寄生電容和幹擾源。它消除了接地層上的溫度變化效應。

屏蔽的指向性

在沒有屏蔽時,傳感器即CH檢測的是傳感器上方和下方的物體。根據應用的不同,同時檢測上方和下方的物體是不合適的,還會錯誤地表示與目標相關的電容測量值。通過在CH和GND電極下方放置一個屏蔽傳感器,下方的場線從根本上被阻斷了;只有頂部的場線具有一個已確定的路徑。圖2中顯示的示例有些許簡化,並且不包括邊緣效應。


圖2:CH和GND之間的電場線

寄生電容和幹擾源

良好的系統級設計原理要求接地層能夠幫助減少噪聲並增加信號完整性。對於電容感測應用來說,由於接地層即使不是既定的感測區域時,也會產生一個針對電場線的端接源,所以接地層會產生負面影響。如果印刷電路板(PCB)按照圖3中相似的方式進行堆疊,將會出現邊緣效應,並且會導致測量值內包含從傳感器到接地層之間的電容路徑上的值。通過使用傳感器與接地層之間的屏蔽,可以顯著地減少這個高值接地寄生電容。

在理想情況下,此屏蔽將消除接地層的全部影響;但是由於邊緣效應,測量值中仍然會有一個較小的寄生接地電容值。屏蔽尺寸必須遠遠大於傳感器和接地層的尺寸,這樣的話,邊緣上的場線會比總體電容測量值弱很多。

圖3:在有屏蔽和無屏蔽時的接地層效應

接地層上的溫度效應

除了將初始寄生電容偏移引入到測量值中,溫度也是導致寄生接地層電容發生變化的因素。這一現象可以看成一個隨時間發生變化的偏移。這些溫度造成的變化由接地層的膨脹和收縮所導致。在傳感器和接地層之間插入一個屏蔽層有助於緩解寄生接地層電容對測量值的影響。

使用FDC1004時的典型實現方式

FDC1004具有驅動屏蔽驅動器引腳上400pF負載的能力。任何大於400pF的負載將會使屏蔽不能正常有效地發揮作用。輸入通道與屏蔽之間的配對取決於工作模式。在單端模式中,因為兩個屏蔽引腳在內部被短接在一起,CIN1到CIN4可與SHLD1或SHLD2配對。對於差分模式來說,表1列出了相位內的情況。


表1:針對差分模式的通道和屏蔽配對

例如,如果FDC1004被配置為CH1-CH4的方式,CH1將在相位內並與SHLD1配對,而CH4將在相位內並與SHLD2配對。


相關焦點

  • 消除電容傳感器寄生電容幹擾的幾種方法
    關鍵詞:電容傳感器;寄生電容;幹擾;驅動電纜技術;整體屏蔽技術 1 前言---電容式傳感器具有溫度穩定性好,結構簡單,適應性強,動態響應好等優點,廣泛應用於位移、振動、液位、壓力等測量中[1],但由於電容式傳感器的初始電容量很小,而連接傳感器與電子線路的引線電纜電容、電子線路的雜散電容以及傳感器內極板與周圍導體構成的電容等所形成的寄生電容卻較大,不僅降低了傳感器的靈敏度,而且這些電容是隨機變化的
  • 電容傳感器寄生電容產生原因及消除方法
    的靈敏度,而且這些電容是隨機變化的,使得儀器工作很不穩定,從而影響測量精度,甚至使傳感器無法正常工作,所以必須設法消除寄生電容對電容傳感器的影響。以下對消除電容傳感器寄生電容的幾種方法進行分析。  增加初始電容值法  採用增加初始電容值的方法可以使寄生電容相對電容傳感器的電容量減小。由公式C0 =
  • 如何消除寄生電容的電路設計方案
    在基於磁簧繼電器的多路選擇器中,由於各磁簧繼電器的寄生電容會在輸出端並聯,加大了輸出端的電容,使得電路的帶寬變窄。本文介紹了可消除這種寄生電容的電路設計方案。 多路選擇器是一種能從多路輸入信號中選出一路並將其輸送至輸出端的一種器件。在測試自動化領域,它可以取代人工插拔線路,且能使一臺單輸入儀器自動測量多個信號,從而降低測試成本,節約測試時間。
  • 什麼是寄生電容?寄生電容有什麼危害?
    寄生的含義就是本來沒有在那個地方設計電容,但由於布線之間總是有互容,互容就好像是寄生在布線之間的一樣,所以叫寄生電容,又稱雜散電容。寄生電容本身不是電容,根據電容的原理我們可以知道,電容是由兩個極板和絕緣介質構成的,那麼寄生電容是無法避免的。比如一個電路有很多電線,電線與電線之間形成的電容叫做寄生電容。
  • 差模幹擾與共模幹擾,差模幹擾引起的傳導FALL數據
    共模幹擾:共模幹擾是因為大地與設備電纜之間存在寄生電容,高頻幹擾噪聲會通過該寄生電容,在大地與電纜之間產生共模電流,從而導致共模幹擾。 此時X電容的作用就是在負載與X電容之間形成一條迴路,使的高頻分流,在該迴路中消耗掉,而不會進入市電,即通過電容的短路交流電讓幹擾有迴路不串到外部。 對差模幹擾的整改對策: 1. 增大X電容容值; 2.
  • 差模幹擾與共模幹擾的概念和開關電源EMI原理圖詳細概述
    共模幹擾:共模幹擾是因為大地與設備電纜之間存在寄生電容,高頻幹擾噪聲會通過該寄生電容,在大地與電纜之間產生共模電流,從而導致共模幹擾。  此時X電容的作用就是在負載與X電容之間形成一條迴路,使的高頻分流,在該迴路中消耗掉,而不會進入市電,即通過電容的短路交流電讓幹擾有迴路不串到外部。 對差模幹擾的整改對策: 1. 增大X電容容值; 2.
  • 如何快速的清除IGBT寄生米勒電容問題呢?
    打開APP 如何快速的清除IGBT寄生米勒電容問題呢? 李倩 發表於 2018-05-22 09:19:49 米勒效應所產生的電容和峰值問題在日常工作中,屬於一種比較常見的情況。在IGBT模塊操作中,如果沒有及時處理米勒電容問題,很容造成IGBT損壞。那麼,寄生米勒電容有哪些危害?
  • 圖解MOSFET的寄生電容、VGS的溫度特性
    為了發揮MOSFET性能優勢,用戶除了詳細閱讀產品規格書外,有必要先了解MOSFET的寄生電容,開關性能,VGS(th)(界限値),ID-VGS特性及其各自的溫度特性。MOSFET的寄生電容和溫度特性在構造上,功率MOSFET都存在寄生電容。
  • PCB地線的幹擾與抑制分析
    假設門1的輸出電平由高變為低,這時電路中的寄生電容(有時門2的輸入端有濾波電容)會通過門1向地線放電,由於地線的阻抗,放電電流會在地線上產生尖峰電壓,如果這時門3的輸出是低電平,則這個尖峰電壓就會傳到門3的輸出端,門4的輸入端,如果這個尖峰電壓的幅度超過門4的噪聲門限,就會造成門4 的誤動作。
  • 線間寄生電容在容性串擾中起著怎樣的作用
    打開APP 線間寄生電容在容性串擾中起著怎樣的作用 佚名 發表於 2020-03-31 16:10:30 在產品的EMC設計中,
  • 一種減少VDMOS寄生電容的新結構
    VDMOS的開關速度是在高頻應用時的一個重要的參數,因此提出一種減小寄生電容的新型VDMOS結構。1 基本原理 功率VDMOS的開關特性是由其本徵電容和寄生電容來決定的。VDMOS的電容主要由三個部分柵源電容Cgs柵漏電容Cgd以及源漏電容Cds組成,如圖1所示。電容的充放電是限制其開關速度的主要因素。
  • 電磁幹擾的來源及抑制措施解析
    電氣設備有時直接或間接地受到外部影響,如焊接作業的電火花、設備操作過電壓、大氣環境過電壓、無線對講設備高頻電波、大容量電機和開關設備等。又如35kV以上升壓站隔離開關分合操作以及直供饋線停投操作;電力系統接地故障時,工頻故障電流流入接地網上不同兩點間將呈現較大電位差;惡劣天氣雷擊等外部幹擾。
  • 原子吸收光譜法的幹擾和消除方法(下)——物理、背景幹擾
    消除物理幹擾的方法有:①避免使用黏度大的酸作為介質,降低試液黏度;②加入一些有機溶劑;③配製與被測試樣組成相似的標準溶液;④當樣品溶液濃度較高時,可稀釋試液。在無火焰原子吸收中消除物理幹擾的方法有:採用自動進樣器以保證進樣條件一致;為減少記憶效應而提高原子化溫度和延長原子化時間在一次測量之後用空燒或增加一步高溫清洗;採用塗層石墨管;為減小石墨爐產生的誤差要經常校正,發現不適於定量時及時更換石墨管;為避免冷凝作用在緊貼原子化器的有限範圍內測定,或採用氬氧混合氣作為載氣。
  • PCB布線的地線幹擾與抑制
    圖3 的例子說明了一種幹擾現象。圖3 是一個有四個門電路組成的簡單電路。假設門1的輸出電平由高變為低,這時電路中的寄生電容(有時門2 的輸入端有濾波電容)會通過門1向地線放電,由於地線的阻抗,放電電流會在地線上產生尖峰電壓,如果這時門3 的輸出是低電平,則這個尖峰電壓就會傳到門3的輸出端,門4的輸入端,如果這個尖峰電壓的幅度超過門4 的噪聲門限,就會造成門4的誤動作。
  • 過孔的寄生電容和電感
    一、過孔的寄生電容和電感過孔本身存在著寄生的雜散電容,如果已知過孔在鋪地層上的阻焊區直徑為D2,過孔焊盤的直徑為D1,PCB板的厚度為T,板基材介電常數為
  • 一種減少VDMOS寄生電容的新結構的研究
    VDMOS的開關速度是在高頻應用時的一個重要的參數,因此提出一種減小寄生電容的新型VDMOS結構。  1 基本原理  功率VDMOS的開關特性是由其本徵電容和寄生電容來決定的。VDMOS的電容主要由三個部分柵源電容Cgs柵漏電容Cgd以及源漏電容Cds組成,如圖1所示。電容的充放電是限制其開關速度的主要因素。
  • 地線的定義、阻抗及其幹擾與抑制
    4.地線幹擾對策 4.1地環路對策 從地環路幹擾的機理可知,只要減小地環路中的電流就能減小地環路幹擾。如果能徹底消除地環路中的電流,則可以徹底解決地環路幹擾的問題。因此我們提出以下幾種解決地環路幹擾的方案。 A. 將一端的設備浮地 如果將一端電路浮地,就切斷了地環路,因此可以消除地環路電流。
  • 電源線的噪聲共模幹擾和差模幹擾優化設計
    ,都是利用電容的高頻低阻性,使高頻幹擾電路短路,而低頻時電路不受任何影響。只是差模電容是兩極之間短路,而共模電容是線對地短路。 消除共模幹擾的方法包括: (1).採用雙絞線並有效接地。 (2).強電場的地方還需要採用度鋅管屏蔽。 (3).布線時遠離高壓線,更不能將高壓電源線和信號線捆在一起走線。
  • 關於電阻器的寄生電容淺談
    玻璃釉電阻器的寄生電容小於10PF。我從事電阻行業時間比較短,但經歷的客戶也不少,遇到過不少問題,關於電阻器的寄生電容卻是第一次碰見。客戶要求的產品有庫存,我拿出來測試後,不符合客戶對產品的寄生電容參數要求。那麼電阻器的寄生電容和什麼因素有關呢?我在網上搜索了一下資料,關於這方面的信息很少。無奈之下,我只能拿著表測試各種電阻。要說明的是,我是做特種電阻器的,即大功率電阻器。
  • X電容和Y電容在開關電源模塊的作用
    一直以來,開關電源模塊的電磁幹擾是一個重要的解決點,從原理上來講電磁幹擾主要來自於兩個方面,即傳導幹擾和輻射幹擾。傳導幹擾是由於電路中寄生參數的存在,以及開關電源中開關器件的開通與判斷,使得開關電源在交流輸入端產生較大的共模幹擾和差模幹擾。