一種高性能CMOS電荷泵的設計

摘要: 設計了一種用於電荷泵鎖相環的CMOS電荷泵電路。電路中採用3對自偏置高擺幅共源共柵電流鏡進行泵電流鏡像，增大了低電壓下電荷泵的輸出電阻，實現了上下兩個電荷泵的匹配。為消除單端電荷泵存在的電荷共享問題，引入了帶寬幅電壓跟隨的半差分電流開關結構，使電荷泵性能得以提高。設計採用0．18μm標準CMOS工藝。電路仿真結果顯示，在0．35～1．3 V範圍內泵電流匹配精度達0．9％，電路工作頻率達250 MHz。
關鍵詞: 電荷泵；鎖相環；自偏置共源共柵電流鏡；電壓跟隨

本文引用地址：http://www.eepw.com.cn/article/180989.htm

CMOS電荷泵鎖相環(Charge Pump Phase-Locked Loop，CPPLL)具有高速、低功耗、低抖動、低成本等優點，在頻率合成、時鐘恢復等電路中被廣泛採用。作為電荷泵鎖相環裡的一個關鍵模塊，電荷泵在電路實現時，往往存在著開關延遲、充放電電流失配、電荷注入及電荷共享等非理想效應。對於高性能鎖相環的設計而言，應儘量減小相位噪聲及雜散的產生，使輸出電流更平滑，輸出電壓諧波分量更低，減小開關延遲現象。文中提出了一種基於偽差分結構的具有高輸出阻抗和高充放電流匹配率的電荷泵電路。

1 電荷泵設計分析
電荷泵主要功能是將鑑頻鑑相器(PFD)的輸出信號up和down轉換為模擬的連續變化的電壓信號，用於控制壓控振蕩器(VCO)的振蕩頻率。當PFD的up輸出信號起作用時，電荷泵的電流源對環路濾波器進行充電，VCO的壓控端電壓升高，VCO的振蕩頻率也相應改變。反之，down信號使電荷泵電流沉對環路濾波器進行放電，VCO的壓控電壓信號降低。當VCO振蕩頻率和相位與參考信號相同時，電荷泵的輸出信號應該保持一個常值。但是傳統的電荷泵，如圖l所示，存在多種非理想效應，比如電荷洩漏、充放電電流失配、電荷共享、泵開關的延遲等。一個好的電荷泵設計應該力求把以上情況降到設計規範之內。

1．1 電流失配
當up和down信號控制電荷泵充放電時，會產生電流失配和泵開關時間延時問題。由此引起的系統相位偏差表達式如(1)所示

其中，△ton，Tref，I和△I分別表示PFD開通時間、參考時鐘周期、CP電流和充放電流偏差。從式(1)可知，Tref不變的情況下，減小△I，△ton和增大I有利於減小系統相位偏差。但是為了克服PFD的死區效應，一般需要保持一定的開通時間，所以，減少失配電流和增大電荷泵電流是減小PLL相位誤差的行之有效的手段。