「在晶片生產過程中，暴露的金屬線或者多晶矽(polysilicon)等導體，就象是一根根天線，會收集電荷（如等離子刻蝕產生的帶電粒子）導致電位升高。天線越長，收集的電荷也就越多，電壓就越高。若這片導體碰巧只接了MOS的柵，那麼高電壓就可能把薄柵氧化層擊穿，使電路失效，這種現象我們稱之為「天線效應」。隨著工藝技術的發展，柵的尺寸越來越小，金屬的層數越來越多，發生天線效應的可能性就越大。」
————以上解釋來自百度百科，但裡邊所蘊含的奧秘你真的理解了嗎？讓我帶你一起破案。
等離子刻蝕產生的帶電粒子和暴露出的大面積導體是造成天線效應的罪魁禍首。一個是妖嬈的姑娘，一個是紅眼的色狼，受害的卻是無辜的大郎。
等離子刻蝕，是幹法刻蝕中最常見的一種形式，其原理是暴露在電子區域的氣體形成等離子體，由此產生的電離氣體和釋放高能電子組成的氣體，從而形成了等離子或離子，電離氣體原子通過電場加速時，會釋放足夠的力量與表面驅逐力緊緊粘合材料或蝕刻表面，該技術同時兼有各向異性和選擇性好的優點。但是有利必有弊，天線效應也因此產生了。
這裡大面積的導體不僅僅是說metal還有容易被忽視的poly（區分poly和gate）。
首先，等離子刻蝕技術產生了大量的電荷，這些電荷被導體吸附，當導體面積足夠大，吸附的電荷足夠多的時候，通過電容耦合，在柵氧化層中會形成較大電場，導致產生可損傷氧化層並改變設備閥值電壓(VT)的應力。從而降低整個晶片的可靠性和壽命。
一：天線比率（AR）是現在計算是否產生天線效應的標註：AR=導體面積/柵的面積。天線效應的產生機率跟天線比率成正比，也就是說AR的值越小就越不容易產生天線效應，版圖能做的就是減小導體的面積。儘量少用poly連線，和跳線可以有效的達到這個目的。
二：給天線加上一個反偏二極體，將電荷洩放。
以上兩點為常見的解除天線效應的方法。
以上是本小編對天線效應的理解，和修改天線效應的心得體會。如有其它疑問歡迎留言！