IC設計中天線效應以及其抑制方案探討

　　作者：Gagan Kansal與Ajay Sharma；飛思卡爾半導體公司

　　如同摩爾定律所述，數十年來，晶片的密度和速度正呈指數級成長。眾所周知，這種高速成長的趨勢總有一天會結束，只是不知道當這一刻來臨時，晶片的密度和性能到底能達到何種程度。隨著技術的發展，晶片密度不斷增加，而閘級氧化層寬度不斷減少，超大規模積體電路（VLSI）中常見的多種效應變得原來越重要且難以控制，天線效應便是其中之一。在過去的二十年中，半導體技術得以迅速發展，催生出更小規格、更高封裝密度、更高速電路、更低功耗的產品。本文將討論天線效應以及減少天線效應的解決方案。

　　天線效應

　　天線效應或電漿導致閘氧損害是指在MOS晶片製程中，可能發生潛在影響產品良率與可靠性的效應。目前，微影製程採用『電漿蝕刻』法（或『乾式蝕刻』）製造晶片。電漿是一種用於蝕刻的離子化/活性氣體。它可進行超級模式控制（更鋒利邊緣/更少咬邊），並實現多種在傳統蝕刻中無法實現的化學反應。但凡事都有兩面性，它還帶來一些副作用，其中之一就是充電損害。

圖1：電漿蝕刻過程中的天線效應。

　　電漿充電損害是指在電漿處理過程中，在MOSFET閘級氧化層上發生非預期的高場應力。在電漿蝕刻過程中，大量電荷聚集在多晶矽和金屬表面。透過電容器耦合，在閘級氧化層中會形成較大電場，導致產生可能損害氧化層並改變設備閥值電壓（VT）的應力。如下圖所示，被聚集的靜電荷被傳輸到閘極中，透過閘級氧化層，被電流穿隧中和。

　　顯而易見地，暴露在電漿面前的導體面積非常重要，它決定靜電荷聚集率和穿隧電流的大小。這就是所謂的『天線效應』。閘極的導體與氧化層的面積比就是天線比率。一般來說，天線比率可看做是一種電流放大器，可放大閘級氧化層穿隧電流的密度。對於特定的天線比率來說，電漿密度越高，穿隧電流越大，也意味著更高的損害。

　　電漿製造包括3種程序。在導體層模式蝕刻過程中，累積電荷量與周長成正比。而在灰化過程，累積電荷量與面積呈正比。此外，接觸蝕刻過程，累積電荷量與通過區域的面積成正比。

　　天線比率（AR）的傳統定義是指『天線』導體的面積與所相連的閘級氧化層面積的比率。傳統理論認為，天線效應降低程度與天線比率成正比（每個金屬層的充電效果是相同的）。然而，天線比率實際上並不取決於天線效應，還需要考慮布局的問題。

　　布局對充電損害的影響

　　充電損害的程度是一個幾何函數，與極密閘線天線相關。但是由於蝕刻率差異反映出的蝕刻延遲、電漿灰化、氧化沈積以及電漿誘導損害（PID）等原因，使得充電損害更容易受到電子遮罩效應的影響。

　　因此，天線效應的新模式需要考慮蝕刻時間的因素，如公式1。而通過插入二極體或橋接（布線）控制天線效應，更能有效預測天線效應，如公式2所示。

　　AR= Q/A_Gate ………公式1

　　其中， Q指在蝕刻期間，向閘級氧化層注入的總累積電荷。

　　v_g=v_（g_max ）+αJ/C 2π/（ω） （（P+p））/（（A+αa）） ………公式2

　　A為導電層面積，電漿電流密度J下的電容器容量為C

　　a為閘極面積，電漿電流密度J下的電容器容量為a

　　α為電容器比

　　P為天線電容器的周長

　　p為閘電容器的周長

　　ω為電漿電源的角頻率

　　根據基於PID的新模式，PID並未取決於AR，但天線電容器與閘極電容器的比例可作為PID的良好指標。PID取決於電漿電源的頻率，當氧化層<4nm，PID將對應力電流變得不敏感。在不增加J的情況下，增加閘極的介電常數，可增加PID。