TTL和CMOS電平與OC和OD的互連規範詳細說明

2021-01-08 電子發燒友

　　本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連，其餘單端邏輯電平的互連可參考相關器件規範、電平規範。

　　1、TTL/CMOS互連

　　常用的TTL和CMOS電平主要是5V TTL、5V CMOS、3.3VTTL、3.3V CMOS、3.3V/5V Tol（輸入時3.3V邏輯電平，但是可以接受5V的信號輸入）等，隨著處理器電壓越來越低，現在1.8V CMOS等低電壓的邏輯電平也越來越普及了。

　　針對各種單端邏輯電平，只要上一級的輸出電壓不滿足下一級的輸入電壓，就不能直接進行互連，後續會專門介紹邏輯電平的轉換。

　　2、OC/OD互連

　　針對OC/OD邏輯門，為了保證輸出高電平的值，必須進行外部上拉處理，上拉電阻的選取可以參考相關總線的標準，也可以參考《I2C Bus Pull up Resistor Calculation》、《Choosing an Appropriate Pull-up/Pull-down Resistor for Open Drain Outputs》等文章。相同電壓的OC/OD邏輯電平可以直接互連，不同電壓的OC/OD需要進行電平轉換，可以採用獨立的MOS管搭建，也可以採用專門的OC/OD總線轉換晶片實現（專用晶片的節本架構也是基於MOS管的，只是多了外圍電路以及一些輔助的功能電路）。下面就針對採用MOS管進行OC/OD電平轉換進行介紹，使用專用晶片進行轉換的方式後續再介紹。

相關焦點

  • 電子菜鳥入門電路基礎概念:TTL與CMOS電平 / OC門
    1.輸出高電平Uoh和輸出低電平UolUoh≥2.4V,Uol≤0.4V2.輸入高電平和輸入低電平Uih≥2.0V，Uil≤0.8V二.CMOSCMOS電路是電壓控制器件，輸入電阻極大，對於幹擾信號十分敏感，因此不用的輸入端不應開路，接到地或者電源上。
  • 【E課堂】TTL電平與RS232電平的區別
    本文引用地址：http://www.eepw.com.cn/article/201606/292277.htm　　什麼是TTL電平、CMOS電平、RS232電平?它們有什麼區別呢?一般說來，CMOS電平比TTL電平有著更高的噪聲容限。
  • TTL電平、CMOS電平、RS232通信電平的概念及區別
    這是由於可靠性和成本兩面的原因。因為在並行接口中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。　　TTL輸出高電平>2.4V，輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。
  • TTL電平和CMOS電平的區別
    TTL電平：輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是 0.4V。2.
  • 邏輯電平的一些基本概念詳細說明
    本篇為邏輯電平系列文章中的第一篇，主要介紹邏輯電平相關的一些基本概念。後續將會介紹常見的單端邏輯電平（針對CMOS的閂鎖效應進行詳細介紹）、差分邏輯電平、單端邏輯電平的互連、差分邏輯電平的互連、一些特殊功能的互連、邏輯互連中的電流倒灌問題、以及邏輯電平的轉換等。
  • 不要告訴我你懂上拉電阻,OC,OD電路
    本文引用地址：http://www.eepw.com.cn/article/283058.htm　　一.接口相關電路及概念　　1.集電極開路輸出(oc)　　當三級管集電極什麼都不接，叫做集電極開路，左側的三極體用於反向作用。
  • cmos電平與rs485_rs485通信與DP的區別
    接口信號電平比RS-232-C降低了，就不易損壞接口電路的晶片， 且該電平與TTL電平兼容，可方便與TTL電路連接。數據最高傳輸速率為10Mbps。是採用平衡驅動器和差分接收器的組合，抗共模幹擾能力增強，即抗噪聲幹擾性好。
  • OC門電路和OD門電路原理
    使用OD門時必須在漏極和電源VDD之間外接一個上拉電阻（pull-up resister）RP。如圖2所示為兩個OD與非門實現線與，將兩個門電路輸出端接在一起，通過上拉電阻接電源。 此外還有上下拉電阻以及推免輸出 推輓輸出也是一種實現線與的方法 OC門電路和OD門電路原理 1、OC門 OC門和OD門它們的定義如下： OC：集電極開路（Open Collector） OD：漏極輸出（Open Drain） 這是相對於兩個不同的元器件而命名的，OC門是相對於三極體而言
  • cmos和ccd的區別 cmos和ccd如何區分
    cmos是Complementary Metal Oxide Semiconductor的縮寫，指的是製造大規模集成電路晶片用的一種技術或用這種技術製造出來的晶片。而常見的感光元件還有CCD，cmos和ccd的區別在哪裡呢？和小編一起來看看吧！
  • cmos傳輸門如何傳輸(cmos傳輸門工作原理及作用_真值表)
    打開APP cmos傳輸門如何傳輸（cmos傳輸門工作原理及作用_真值表） 發表於 2018-04-08 14:06:45
  • RS232 RS485 串口 電平標準
    EIA-RS-232C對電氣特性、邏輯電平和各種信號線功能都作了規定。在TxD和RxD上：邏輯1(MARK)=-3V～-15V邏輯0(SPACE)=+3～+15V在RTS、CTS、DSR、DTR和DCD等控制線上：信號有效（接通，ON狀態，正電壓）=+3V～+15V信號無效（斷開，OFF狀態，負電壓）=-3V～-15V以上規定說明了RS-232C標準對邏輯電平的定義。
  • STM32的GPIO口的輸出:開漏輸出和推輓輸出
    和開漏輸出相比，push-pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push-pull是現在CMOS電路裡面用得最多的輸出級設計方式。　　at91rm9200 GPIO 模擬I2C接口時注意!!
  • 低電平和高電平的區別
    打開APP 低電平和高電平的區別 發表於 2017-11-14 10:37:26 邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數字電路，電壓對應的邏輯電平也不同。在TTL門電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。數字電平從低電平（數字「0」）變為高電平（數字「1」）的那一瞬間（時刻）叫作上升沿。 　　數字電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。
  • 邏輯電平中邏輯互連的AC耦合電容
    本篇主要介紹邏輯互連中的AC耦合電容。 　　1、AC耦合電容的作用 　　source和sink端DC level不同，用來隔直流； 　　信號傳輸時可能會串擾進去直流分量，所以隔直流使信號眼圖更好。
  • 屋頂太陽能電池板的連接布線和互連組件的解決方案分析
    顯然，系統也需要互連，並且存在各種布線產品以幫助實現從面板到電負載的連接。 對於住宅或工業屋頂太陽能系統，需要特別注意監管要求。在美國，最低基線是國家電氣規範（NEC），但許多其他州和地方法規可能適用，必須在任何系統設計或安裝之前查閱。一旦確定了最低適用位置規定，就可以指定系統組件。第二個考慮因素是布線系統的長期可靠性，考慮到組件將在戶外並受到潛在的惡劣條件的影響。
  • 太陽能燈的原理詳細說明
    打開APP 太陽能燈的原理詳細說明 創意電子DIY分享 發表於 2020-02-05 14:19:29 白天，由於太陽能電池板的電壓較高，IC的①腳為高電平，其②腳輸出為低電平，N溝道MOS場效應管VT截止，其漏極所接的LED燈不亮。晚上太陽能電池板的電壓趨於零伏，此時IC的①腳為低電平，其輸出變為高電平，VT導通，LED燈點亮，從而實現了白天充電晚上自動點亮。調節電位器RP，可以使燈在合適的光線下點亮。VT可以選用SOT-23封裝的AO3400貼片MOS場效應管。
  • ArterisIP推出Ncore 2.0 緩存一致性互連和Resilience套件,助力...
    本文引用地址：http://www.eepw.com.cn/article/201704/346623.htm　　Ncore 是一款分布式異構緩存一致性互連IP(distributed heterogeneous cache coherent interconnect IP)，能助力 SoC 設計團隊透過嵌入式低延遲Proxy Caches(也稱作「I/O 高速緩存」)輕鬆集成自定義處理單元
  • 【E問E答】怎樣區分低電平和高電平?
    高電平低電平主要應用於數字電路。體現在電路上就是只有『有』和『無』，沒有中間值，這個有在不同電路上的電壓值不相同。本文引用地址：http://www.eepw.com.cn/article/201605/290855.htm　　如果是5V供電的數字電路，高電平就是5V，或接近5V。　　低電平就是『無』，就是0V或接近0V。