本篇為邏輯電平系列文章中的第一篇，主要介紹邏輯電平相關的一些基本概念。後續將會介紹常見的單端邏輯電平（針對CMOS的閂鎖效應進行詳細介紹）、差分邏輯電平、單端邏輯電平的互連、差分邏輯電平的互連、一些特殊功能的互連、邏輯互連中的電流倒灌問題、以及邏輯電平的轉換等。
1、常見邏輯電平
常見的邏輯電平如下：
單端：TTL、CMOS、LVTTL、LVCMOS、GTL、BTL、ETL、GTLP、SSTL2-I、SSTL2-II、SSTL3-I、SSTL3-II、HSTL-I、HSTL-II、HSTL-III、HSTL-IV、HSUL_12、POD12、POD10等；
差分：ECL、PECL、LVPECL、LVDS、BLVDS、LP-LVDS、CML、DIFF_HSTL、DIFF_SSTL、DIFF_HSUL、TMDS、PPDS、RSDS等。
TTL邏輯輸出形式包括集電極開路輸出（OC）、三態門輸出（TSL）、複合管（達林頓管）和圖騰柱輸出。
開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時OC、OD門需要接阻值合適的上拉電阻，OE門需要接阻值合適的下拉電阻。