邏輯電平0和1的世界

2021-01-15 電子工程專輯

關注、星標公眾,不錯過精彩內容

我們生活在模擬信號的世界中,但在數字電子設備中,只有兩種狀態:開或關。使用這兩種狀態,設備可以編碼,傳輸和控制大量數據。


從廣義上講,邏輯電平描述信號可以具有的任何特定的離散狀態。在數字電子學中,我們通常將研究限於兩個邏輯狀態:二進位1和二進位0。


一、什麼是邏輯電平?

邏輯電平是特定電壓或可以存在信號的狀態,通常為「0/1」 或 「開/關」 或 「ON/OFF」 或 「LOW / HIGH」等。


數字電子產品依靠二進位邏輯來存儲,處理和傳輸數據或信息,我們通常將數字電路中的兩個狀態稱為「開」或「關」。


信號的強度通常由其電壓電平來描述,如何定義邏輯0(低)或邏輯1(高)?晶片製造商通常會在其規格中對其進行定義,最常見的標準是TTL或電晶體邏輯。

TTL:Transistor-Transistor Logic,電晶體-電晶體邏輯。我們使用的大多數系統都依賴於3.3V或5 V TTL電平,一般依靠雙極電晶體構建的電路來實現切換並保持邏輯狀態。在數字電路中,所謂「門」就是只能實現基本邏輯關係的電路。最基本的邏輯關係是與、或、非,最基本的邏輯門是與門、或門和非門。邏輯門可以用電阻、電容、二極體、三極體等分立原件構成,成為分立元件門。也可以將門電路的所有器件及連接導線製作在同一塊半導體基片上,構成集成邏輯門電路。TTL有許多閾值電壓電平需要知道,以5V TTL電平為例:

VOH:TTL設備將為HIGH信號提供的最小輸出電壓電平。

VIH:最小輸入電壓電平被視為高電平。

VOL:設備將為LOW信號提供的最大輸出電壓電平。

VIL:最大輸入電壓電平仍被視為LOW。


你會發現,最小輸出HIGH電壓(VOH)為2.7V。基本上,這意味著驅動HIGH的設備的輸出電壓將始終至少為2.7V。最小輸入HIGH電壓(V IH)為2 V,或者基本上任何至少2 V的電壓都將作為邏輯1(HIGH)讀入TTL設備。


你還會發現,一個設備的輸出與另一設備的輸入之間有0.7 V的緩衝,有時稱為噪聲餘量


最大輸出低電壓(VOL)為0.4V,這意味著試圖發出邏輯0的設備將始終低於0.4V。


最大輸入低電壓(VIL)為0.8V。因此,任何讀入器件時,低於0.8 V的輸入信號仍將被視為邏輯0(LOW)。


如果電壓在0.8 V和2 V之間,會發生什麼?

答案:該電壓範圍是不確定的,無效狀態,通常稱為浮動狀態。如果設備上的輸出引腳在該範圍內「浮動」,則無法確定信號的結果。它可能在HIGH和LOW之間任意跳動。


三、3.3 V CMOS邏輯電平

隨著技術的進步,邏輯電壓越來越低,3.3V,1.8V,甚至1.2V。


目前市面上大部分MCU的電壓都是3.3V,拿STM32來說,基準電壓都是3.3V(當然,支持5V輸入)。


之前寫過一篇《STM32數據手冊中那些重要內容》講過手冊中會指出邏輯電平的電壓。

目前常見的邏輯電平5V和3.3V居多,但如果使用兩種電平信號進行通信,有些晶片能兼容,就不需要轉換。


但有些晶片不兼容,比如:3.3V器件,如果超過3.6V就會永久損壞,此時就需要轉換。


5V 與 3.3V 之間轉換的方式有很多種:三極體電路、光耦電路、集成IC轉換等。


1.三極體


2.光耦


3.集成IC轉換

轉換的方式還有很多,最簡單的電阻分壓也算一種,感興趣的朋友可自行研究。‧  END  
﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌
大家好,我是張巧龍,一名小白的成長之路!戳這裡>>硬體難學?首先搞懂單片機、ARM、MCU、DSP、FPGA、嵌入式錯綜複雜的關係!戳這裡>>
「最全」電子元器件圖片、名稱、符號圖形對照(精編請收藏)戳這裡>>
這些元器件基礎知識都不懂,怎麼混電子圈!戳這裡>>
若覺得文章不錯,轉發分享,也是我們繼續更新的動力。5T資源大放送!包括但不限於:C/C++,Linux,Python,Java,PHP,人工智慧,PCB、FPGA、DSP、labview、單片機、等等在公眾號內回復「更多資源」,即可免費獲取,期待你的關注~


長按識別圖中二維碼關注

相關焦點

  • 【CAN基礎】電平、邏輯、報文是怎麼來的
    CAN節點示意圖如圖1所示是一個CAN節點的示意圖,整體包括了CAN收發器、CAN控制器和MCU。CAN控制器將這段報文解析成邏輯信號後,再發送給CAN收發器。CAN收發器根據CAN-bus標準將接收到的邏輯信號轉換成電信號,再通過CAN_H和CAN_L兩根總線將電信號傳到總線上的其他節點上。簡單說就是MCU將報文發送給控制器,控制器將報文轉換成符合規範的CAN報文後,通過CAN收發器以電信號的形式在總線上進行傳輸。二、電平是如何轉換成邏輯?
  • 邏輯電平開關電路
    邏輯電平開關電路如圖所示實驗臺右下方設有8個開關K7~K0,開關撥到「1」位置時開關斷開,輸出高電平。向下打到「0」位置時開關接通,輸出低電平。電路中串接了保護電阻使接口電路不直接同+5V 、GND相連,可有效地防止因誤操作誤編程損壞集成電路現象。
  • MAX14569 雙對單向邏輯電平轉換器
    是工業和儀表應用的理想選擇。設置電壓VCC和VL任器件兩側的邏輯電平。邏輯高電平信號對設備的VL側目前出現的設備上,反之亦然VCC側高電壓邏輯信號。本文引用地址:http://www.eepw.com.cn/article/185852.htm該器件具有兩對背到後端配置邏輯電平轉換器
  • 信號邏輯電平標準詳解
    最基本的單端信號邏輯電平為CMOS、TTL,在此基礎上隨著電壓擺幅的降低,出現LVCMOS、LVTTL等邏輯電平,隨著信號速率的提升又出現ECL、PECL、LVPECL、LVDS、CML等差分信號邏輯電平。
  • TTL電平和CMOS電平的區別
    1.TTL電平:輸出高電平>2.4V,輸出低電平<0.4V。在室溫下,一般輸出高電平是3.5V,輸出低電平是0.2V。
  • 低電平和高電平的區別
    邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數字電路,電壓對應的邏輯電平也不同。在TTL門電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。數字電平從低電平(數字「0」)變為高電平(數字「1」)的那一瞬間(時刻)叫作上升沿。   數字電路中,把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。
  • TTL電平、CMOS電平、RS232通信電平的概念及區別
    它的邏輯電平以公共地為對稱,其邏輯「0」電平規定在+3~+25V之間,邏輯「1」電平則在-3~-25V之間,因而它不僅要使用正負極性的雙電源,而且與傳統的TTL數字邏輯電平不兼容,兩者之間必須使用電平轉換。邏輯1的電平為-3~-15V,邏輯0的電平為+3~+15V,注意電平的定義反相了一次。  常用的電平轉換器件有以驅動器MC1488和接收器MC1489為代表的集成電路。
  • 邏輯電平的一些基本概念詳細說明
    本篇為邏輯電平系列文章中的第一篇,主要介紹邏輯電平相關的一些基本概念。後續將會介紹常見的單端邏輯電平(針對CMOS的閂鎖效應進行詳細介紹)、差分邏輯電平、單端邏輯電平的互連、差分邏輯電平的互連、一些特殊功能的互連、邏輯互連中的電流倒灌問題、以及邏輯電平的轉換等。
  • 【E課堂】TTL電平與RS232電平的區別
    (一)、TTL電平標準  輸出 L: 2.4V。  輸入 L: 2.0V  TTL器件輸出低電平要小於0.8V,高電平要大於2.4V。輸入,低於1.2V就認為是0,高於2.0就認為是1。於是TTL電平的輸入低電平的噪聲容限就只有(0.8-0)/2=0.4V,高電平的噪聲容限為(5-2.4)/2=1.3V。  (二)、CMOS電平標準  輸出 L: <0.1*Vcc ; H:>0.9*Vcc。  輸入 L: <0.3*Vcc ; H:>0.7*Vcc.
  • 凌力爾特邏輯轉換器將各種信號轉換成邏輯電平信號
    LTC6957,該器件適用於將正弦波轉換成相位噪聲很低的邏輯電平信號。以前的解決方案無法在不引起明顯抖動的情況下完成這種轉換。本文引用地址:http://www.eepw.com.cn/article/144070.htm  雖然 LTC6957 可用於將任何信號類型轉換為邏輯電平信號,但其特別擅長轉換正弦波信號。可選的頻帶限制輸入級能夠實現正弦波的最優轉換和最低的附加抖動。該器件非常適合於那些分配系統時鐘基準以實現板級同步的系統。
  • RS232 RS485 串口 電平標準
    EIA-RS-232C對電氣特性、邏輯電平和各種信號線功能都作了規定。在TxD和RxD上:邏輯1(MARK)=-3V~-15V邏輯0(SPACE)=+3~+15V在RTS、CTS、DSR、DTR和DCD等控制線上:信號有效(接通,ON狀態,正電壓)=+3V~+15V信號無效(斷開,OFF狀態,負電壓)=-3V~-15V以上規定說明了RS-232C標準對邏輯電平的定義。
  • 電學知識裡面的電平是什麼意思
    「電平」這個專業術語其實也沒那麼難理解。在我們日常生活中有很多現象可以聯繫起來。我們都知道「高低」這樣一對反義詞。
  • 一些常用的電平標準
    ECL:Emitter Coupled Logic 發射極耦合邏輯電路(差分結構)  Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。  速度快,驅動能力強,噪聲小,很容易達到幾百M的應用。但是功耗大,需要負電源。
  • TTL和CMOS電平與OC和OD的互連規範詳細說明
    本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連,其餘單端邏輯電平的互連可參考相關器件規範、電平規範。   1、TTL/CMOS互連   常用的TTL和CMOS電平主要是5V TTL、5V CMOS、3.3VTTL、3.3V CMOS、3.3V/5V Tol(輸入時3.3V邏輯電平,但是可以接受5V的信號輸入)等,隨著處理器電壓越來越低,現在1.8V CMOS等低電壓的邏輯電平也越來越普及了。
  • 使用Smart I/O模塊實現管腳電平數字邏輯功能和降低CPU負載
    摘要在系統集成和電路板設計過程中,工程師常常需要根據輸入輸出信號實現管腳電平數字邏輯功能。在系統集成和電路板設計過程中,工程師常常需要根據輸入輸出信號實現管腳電平數字邏輯功能。使用外置獨立邏輯元件通常會造成物料成本增加,因而不適合低成本系統。
  • cmos電平與rs485_rs485通信與DP的區別
    RS-485的電氣特性:採用差分信號負邏輯,邏輯「1」以兩線間的電壓差為-(2~6)V表示;邏輯」0「以兩線間的電壓差為+(2~6)V表示。接口信號電平比RS-232-C降低了,就不易損壞接口電路的晶片, 且該電平與TTL電平兼容,可方便與TTL電路連接。數據最高傳輸速率為10Mbps。
  • 數位訊號電平的測試方法
    1、數位訊號電平和模擬信號電平的區別  模擬電視載波調製是VSB, 即殘留邊帶調製, 圖像內容是通過幅度調製來傳送的, 圖像內容是隨時變化的, 信道的功率不斷地變化, 所以模擬電視的信道功率取決於圖像內容, 模擬電視行/場同步脈衝電平相對穩定, 故我們把峰值電平作為判別模擬電視信號強弱的標準。
  • 基於可編程邏輯器件實現多電平正交幅度調製系統的設計
    基於可編程邏輯器件實現多電平正交幅度調製系統的設計 劉潔,李和 發表於 2020-11-16 22:58:11 1 引 言 多電平正交幅度調製MQAM
  • ARM核心板之—電平轉換電路(上)
    本文引用地址:http://www.eepw.com.cn/article/266323.htm  對於多數MCU,其引腳基本上是CMOS結構,因此輸入電壓範圍是:高電平不低於0.7VCC,低電平不高於0.3VCC。
  • 如何看懂數字邏輯電路
    本文引用地址:http://www.eepw.com.cn/article/187987.htm  這種電路同時又被叫做邏輯電路,那是因為電路中的「 1 」和「 0 」還具有邏輯意義,例如邏輯「 1 」和邏輯「 0 」可以分別表示電路的接通和斷開、事件的是和否、邏輯推理的真和假等等。電路的輸出和輸入之間是一種邏輯關係。