信號邏輯電平標準詳解

2020-12-05 電子產品世界

  信號的邏輯電平經歷了從單端信號到差分信號、從低速信號到高速信號的發展過程。最基本的單端信號邏輯電平為CMOS、TTL,在此基礎上隨著電壓擺幅的降低,出現LVCMOS、LVTTL等邏輯電平,隨著信號速率的提升又出現ECL、PECL、LVPECL、LVDS、CML等差分信號邏輯電平。

本文引用地址:http://www.eepw.com.cn/article/201609/296860.htm

  1.信號邏輯電平參數概念定義

  邏輯電平是指數位訊號電壓的高、低電平,相關參數定義如下:

  (1)輸入高電平門限Vih:保證邏輯門的輸入為高電平時所允許的最小輸入高電平,當輸入電平高於Vih時,則認為輸入電平為高電平;

  (2)輸入低電平門限Vil:保證邏輯門的輸入為低電平時所允許的最大輸入低電平,當輸入電平低於Vil時,則認為輸入電平為低電平;

  (3)輸出高電平門限Voh:保證邏輯門的輸出為高電平時的輸出電平的最小值,邏輯門的輸出為高電平時的電平值都必須大於此Voh;

  (4)輸出低電平門限Vol:保證邏輯門的輸出為低電平時的輸出電平的最大值,邏輯門的輸出為低電平時的電平值都必須小於此Vol;

  (5)閾值電平Vt:數字電路晶片都存在一個閾值電平,就是電路剛剛勉強能翻轉動作時的電平。它是一個介於Vil、Vih之間的電壓值;對於CMOS電路的閾值電平,基本上是二分之一的電源電壓值,但要保證穩定的輸出,則必須要求輸入高電平>Vih,輸入低電平 < Vil。

  Tips:閾值電平只是用來表徵數字電路晶片的特性,實際硬體電路設計過程中具有實際意義的是Vih和Vil。

  對於一般的邏輯電平,Vih、Vil、Voh、Vol以及Vt的關係為:Voh>Vih>Vt>Vil >Vol

  (6)Ioh:邏輯門輸出為高電平時的負載電流(為拉電流);

  (7)Iol:邏輯門輸出為低電平時的負載電流(為灌電流);

  (8)Iih:邏輯門輸入為高電平時的電流(為灌電流);

  (9)Iil:邏輯門輸入為低電平時的電流(為拉電流)。

  2.常見信號邏輯電平參數

  常用的邏輯電平有:TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。

  (1)TTL和CMOS的邏輯電平按典型電壓可分為四類:5V系列、3.3V系列、2.5V系列和1.8V系列,3.3V的TTL電平和CMOS電平通常稱為LVTTL和LVCMOS;

  (2)RS232/RS422/RS485是串口(UART)的電平標準,RS232是單端輸入輸出,RS422和RS485是差分輸入輸出;

  (3)ECL、PECL、LVPECL、LVDS、CML是差分輸入輸出電平;

  (4)SSTL主要用於DDR存儲器,HSTL主要用於QDR存儲器;

  電平通常標準參數如下表所示,具體晶片建議參考Datasheet。

  

 

  由上表可見,常用的差分信號電平標準LVPECL、LVDS、CML的輸入和輸出端具有相同的門限參數。這是由產生差分信號的硬體結構決定的,下一期將進行詳細說明。


相關焦點

  • 凌力爾特邏輯轉換器將各種信號轉換成邏輯電平信號
    凌力爾特公司推出DC 至300MHz 的雙輸出緩衝器 / 驅動器 / 邏輯轉換器LTC6957,該器件適用於將正弦波轉換成相位噪聲很低的邏輯電平信號。以前的解決方案無法在不引起明顯抖動的情況下完成這種轉換。
  • 【CAN基礎】電平、邏輯、報文是怎麼來的
    CAN控制器將這段報文解析成邏輯信號後,再發送給CAN收發器。CAN收發器根據CAN-bus標準將接收到的邏輯信號轉換成電信號,再通過CAN_H和CAN_L兩根總線將電信號傳到總線上的其他節點上。簡單說就是MCU將報文發送給控制器,控制器將報文轉換成符合規範的CAN報文後,通過CAN收發器以電信號的形式在總線上進行傳輸。二、電平是如何轉換成邏輯?
  • RS232 RS485 串口 電平標準
    在TxD和RxD上:邏輯1(MARK)=-3V~-15V邏輯0(SPACE)=+3~+15V在RTS、CTS、DSR、DTR和DCD等控制線上:信號有效(接通,ON狀態,正電壓)=+3V~+15V信號無效(斷開,OFF狀態,負電壓)=-3V~-15V以上規定說明了RS-232C標準對邏輯電平的定義。
  • 邏輯電平0和1的世界
    我們生活在模擬信號的世界中,但在數字電子設備中,只有兩種狀態:開或關。使用這兩種狀態,設備可以編碼,傳輸和控制大量數據。從廣義上講,邏輯電平描述信號可以具有的任何特定的離散狀態。一、什麼是邏輯電平?邏輯電平是特定電壓或可以存在信號的狀態,通常為「0/1」 或 「開/關」 或 「ON/OFF」 或 「LOW / HIGH」等。
  • 數位訊號電平的測試方法
    1、數位訊號電平和模擬信號電平的區別  模擬電視載波調製是VSB, 即殘留邊帶調製, 圖像內容是通過幅度調製來傳送的, 圖像內容是隨時變化的, 信道的功率不斷地變化, 所以模擬電視的信道功率取決於圖像內容, 模擬電視行/場同步脈衝電平相對穩定, 故我們把峰值電平作為判別模擬電視信號強弱的標準。
  • 一些常用的電平標準
    現在常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。
  • MAX14569 雙對單向邏輯電平轉換器
    是工業和儀表應用的理想選擇。設置電壓VCC和VL任器件兩側的邏輯電平。邏輯高電平信號對設備的VL側目前出現的設備上,反之亦然VCC側高電壓邏輯信號。本文引用地址:http://www.eepw.com.cn/article/185852.htm該器件具有兩對背到後端配置邏輯電平轉換器
  • TTL電平、CMOS電平、RS232通信電平的概念及區別
    一、TTL電平:  TTL電平信號被利用的最多是因為通常數據表示採用二進位規定,+5V等價於邏輯「1」,0V等價於邏輯「0」,這被稱做TTL(Transistor-TransistorLogic電晶體-電晶體邏輯電平)信號系統,這是計算機處理器控制的設備內部各部分之間通信的標準技術。
  • 史上最透徹:為什麼TTL邏輯驅動CMOS要接上拉電阻?你真知道?
    Author: Jackie Long除了前一節討論的拉電阻基本使用方法外,上拉電阻也可以提升高電平的電壓閾值,以便於前後級信號相匹配,我們經常會看到網上有這種說法:TTL邏輯電平驅動CMOS邏輯電平時
  • 邏輯電平開關電路
    邏輯電平開關電路如圖所示實驗臺右下方設有8個開關K7向下打到「0」位置時開關接通,輸出低電平。電路中串接了保護電阻使接口電路不直接同+5V 、GND相連,可有效地防止因誤操作誤編程損壞集成電路現象。
  • 邏輯電平的一些基本概念詳細說明
    本篇為邏輯電平系列文章中的第一篇,主要介紹邏輯電平相關的一些基本概念。後續將會介紹常見的單端邏輯電平(針對CMOS的閂鎖效應進行詳細介紹)、差分邏輯電平、單端邏輯電平的互連、差分邏輯電平的互連、一些特殊功能的互連、邏輯互連中的電流倒灌問題、以及邏輯電平的轉換等。
  • 脈衝信號是什麼?它與頻率,佔空比,正、負邏輯間是什麼關係?
    在數字電子系統中,所有傳送的信號均為開關量,即只有兩種狀態的電信號,這種電信號,我們稱作做脈衝信號,這是所有數字電路中的基本電信號一個標準的脈衝信號如下圖所示。我們把脈衝信號由低電壓跳變至高電壓的脈衝信號邊沿稱做上升沿,把由高電壓跳邊至低電壓的邊沿稱下降沿,有的資料上又叫前沿,後沿。把電壓低的稱做低電平,電壓高的稱做高電平假設脈衝信號的周期為T,脈衝寬變為t1則有下面一些基本概念。
  • 【E課堂】TTL電平與RS232電平的區別
    (一)、TTL電平標準  輸出 L: 2.4V。  輸入 L: 2.0V  TTL器件輸出低電平要小於0.8V,高電平要大於2.4V。輸入,低於1.2V就認為是0,高於2.0就認為是1。於是TTL電平的輸入低電平的噪聲容限就只有(0.8-0)/2=0.4V,高電平的噪聲容限為(5-2.4)/2=1.3V。  (二)、CMOS電平標準  輸出 L: <0.1*Vcc ; H:>0.9*Vcc。  輸入 L: <0.3*Vcc ; H:>0.7*Vcc.
  • TTL電平和CMOS電平的區別
    TTL電平:輸出高電平>2.4V,輸出低電平<0.4V。在室溫下,一般輸出高電平是3.5V,輸出低電平是0.2V。最小輸入高電平和低電平:輸入高電平>=2.0V,輸入低電平<=0.8V,噪聲容限是 0.4V。2.
  • cmos電平與rs485_rs485通信與DP的區別
    RS-485的電氣特性:採用差分信號負邏輯,邏輯「1」以兩線間的電壓差為-(2~6)V表示;邏輯」0「以兩線間的電壓差為+(2~6)V表示。接口信號電平比RS-232-C降低了,就不易損壞接口電路的晶片, 且該電平與TTL電平兼容,可方便與TTL電路連接。數據最高傳輸速率為10Mbps。
  • 使用Smart I/O模塊實現管腳電平數字邏輯功能和降低CPU負載
    摘要在系統集成和電路板設計過程中,工程師常常需要根據輸入輸出信號實現管腳電平數字邏輯功能。在系統集成和電路板設計過程中,工程師常常需要根據輸入輸出信號實現管腳電平數字邏輯功能。使用外置獨立邏輯元件通常會造成物料成本增加,因而不適合低成本系統。
  • ir2110中文資料詳解_引腳圖及功能_工作原理_內部結構及應用電路
    (4)邏輯電源的輸入範圍(腳9)5—15V,可方便的與TTL,CMOS電平相匹配,而且邏輯電源地和功率電源地之間允許有V的便移量。 (5)工作頻率高,可達500KHz。 (6)開通、關斷延遲小,分別為120ns和94ns。 (7)圖騰柱輸出峰值電流2A。
  • TTL和CMOS電平與OC和OD的互連規範詳細說明
    本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連,其餘單端邏輯電平的互連可參考相關器件規範、電平規範。   1、TTL/CMOS互連   常用的TTL和CMOS電平主要是5V TTL、5V CMOS、3.3VTTL、3.3V CMOS、3.3V/5V Tol(輸入時3.3V邏輯電平,但是可以接受5V的信號輸入)等,隨著處理器電壓越來越低,現在1.8V CMOS等低電壓的邏輯電平也越來越普及了。
  • 基於可編程邏輯器件實現多電平正交幅度調製系統的設計
    基於可編程邏輯器件實現多電平正交幅度調製系統的設計 劉潔,李和 發表於 2020-11-16 22:58:11 1 引 言 多電平正交幅度調製MQAM
  • 詳解波特率發生器編程/計算/波特率選擇
    ,   always @(posedge clk_50MHz) begin /* 每當信號clk_50MHz發生電平變化執行以下語句 */   if(rst_p) begin /* 如果復位脈衝信號為高電平執行以下語句 */   cnt 《= 0; //對主頻信號計數器cnt做非阻塞方式復位賦值,賦值為邏輯0 。