漏電流和寄生電容引起的DRAM故障識別

2020-11-22 EDN電子設計技術

從20nm技術節點開始，漏電流一直都是動態隨機存取存儲器(DRAM)設計中引起器件故障的主要原因。即使底層器件未出現明顯的結構異常，DRAM設計中漏電流造成的問題也會導致可靠性下降。漏電流已成為DRAM器件設計中至關重要的一個考慮因素。qGnednc

qGnednc

圖1. (a) DRAM存儲單元；(b)單元電晶體中的柵誘導漏極洩漏電流 (GIDL)；(c)位線接觸 (BLC) 與存儲節點接觸 (SNC) 之間的電介質洩漏；(d) DRAM電容處的電介質洩漏。qGnednc

DRAM存儲單元（圖1 (a)）在電源關閉時會丟失已存儲的數據，因此必須不斷刷新。存儲單元在數據丟失前可存儲數據的時間, 即保留時間，是DRAM的一個關鍵特性，保留時間的長短會受到漏電流的限制。qGnednc

有兩種重要的漏電機制會影響DRAM的數據保留時間。第一種是單元電晶體漏電。DRAM中的單元電晶體漏電主要由於柵誘導漏極洩漏電流(GIDL)（圖1 (b)），它是由漏結處高電場效應引起的漏電流。在負柵偏置下，柵極會產生一個耗盡區（N+漏極區），該耗盡區進而在區域中產生一個增強電場，這個電場造成的能帶彎曲則導致了帶間隧穿(BTBT)。此時，在柵極移動的電子和少數載流子可以穿過隧道進入漏極，從而產生不必要的漏電流。qGnednc

DRAM中的第二種漏電機制是位線接觸 (BLC) 與存儲節點接觸 (SNC) 之間的電介質洩漏（圖1 (c)）。電介質洩漏通常發生在電容內部，此時電子流過金屬和介電區域（圖1 (d)）。當電子通過電介質層從一個電極隧穿到另一個電極時，便會引起電介質洩漏。隨著工藝節點的縮小，BLC和SNC之間的距離也在逐漸縮短，因此，這個問題正在變得愈發嚴重。這些結構元件的製造工藝偏差也會對位線接觸和存儲節點接觸之間的電介質洩漏產生負面影響。qGnednc

虛擬製造平臺SEMulator3D®可使用設計和工藝流數據來構建DRAM器件的3D模型。完成器件的「虛擬」製造之後，用戶可通過SEMulator3D查看器從任意方向觀察漏電路徑，並且可以計算推導出總的漏電值。這一功能對了解工藝變化對DRAM漏電流的影響大有幫助。SEMulator3D中的漂移/擴散求解器能提供電流-電壓 (IV) 分析，包括GIDL和結點漏電計算，以實現一體化設計技術的協同優化。用戶還可以通過改變設計結構、摻雜濃度和偏置強度，來查看漏電值的變化。qGnednc

qGnednc

圖2. (a)在不同漏極電壓下，柵極電壓和漏極電流的變化曲線；(b)在不同柵極氧化層厚度 (+/-1nm) 下，柵極電壓和漏極電流的變化曲線。qGnednc

圖2表明GIDL會隨著柵極氧化層厚度的變化而增加。柵極氧化層越薄，建模器件的柵極與漏極之間的電勢越高。qGnednc

qGnednc

圖3. (a)和(b)帶BLC殘留和不帶BLC殘留結構中BLC和SNC之間的漏電流；(c)電壓掃描下總漏電流的變化。qGnednc

圖3顯示了SEMulator3D中的電介質洩漏路徑以及位線接觸和存儲節點接觸之間的總電流差，突出了刻蝕工藝過程中BLC的製造偏差帶來的影響。如圖3 (c)所示，由於工藝偏差的影響，帶BLC殘留結構的總漏電流高於不帶BLC殘留結構的總漏電流。qGnednc

qGnednc

圖4. (a) DRAM電容Z平面截面圖像及電介質洩漏路徑；(b)電容X平面界面圖像及電介質洩漏路徑；(c)總漏電流與偏置強度的變化曲線。qGnednc

圖4所示為DRAM電容的電介質洩漏的例子。圖4 (a)和4 (b)分別是DRAM的Z平面和X平面截面圖，以及在SEMulator3D器件模型中觀察到的電介質洩漏路徑在這兩個平面上的投影。圖4 (c)顯示了位於底層 (BTM) 電極的漏電流隨著外加的偏置而變化。qGnednc

qGnednc

圖5. (a) DRAM單元的摻雜濃度視圖，顯示了將交流信號施加到字線WL2時，字線WL2和其他節點處的電容類型（和預期位置）；(b)字線WL2和器件上其他節點之間的電容計算值。qGnednc

影響DRAM性能的另一個重要因素是器件的寄生電容。DRAM開發期間應進行交流(AC)分析，因為位線耦合會導致寫恢復時間(tWR)延遲，並產生其他性能故障。由於摻雜的多晶矽不僅用於電晶體柵極，還用於位線接觸和存儲節點接觸，這會導致多個潛在的寄生電容產生（見圖5 (a)），所以必須對整個器件進行電容測量。SEMulator3D內置AC分析功能，可測量複雜的模擬3D結構的寄生電容值。例如，通過模擬將交流小信號施加到字線WL2，SEMulator3D可以獲取全新設計的DRAM結構中字線WL2與其它所有節點之間的電容值，以及它們隨著電壓變化而變化的曲線（圖5 (b)）。qGnednc

總而言之，多種來源的漏電流和寄生電容會引起DRAM的故障。在DRAM開發期間，工程師需仔細評估這些故障模式，當然也應該考慮工藝變化對漏電流和寄生電容的影響。通過使用預期工藝流程和工藝變化來「虛擬」構建3D器件，然後分析不同工藝條件下的寄生和電晶體效應，可以簡化DRAM的下一代尋徑過程。SEMulator3D集成了3D工藝模型、R/C分析和器件分析功能，可以快速地驗證DRAM器件結構在不同工藝假設下是否容易發生漏電流或寄生電容故障。qGnednc

ReferenceqGnednc

  • M. T. Bohr, 「Nanotechnology Goals and Challenges for Electronic Applications,」 IEEE Trans. on Nanotechnology, 1, 1, 56-62 (2002)
  • J. H. Chen, S. C. Wong, Y. H. Wang, 「An analytical three terminal Band-to-Band tunneling model on GIDL in MOSFET,」 IEEE Trans. on Electron devices, 48, 1400-1405 (2001)

（責編：Demi Xia）qGnednc

相關焦點

  • PWM電機系統漏電流分析
    同時，當電機系統發生漏電故障時，現有漏電保護裝置不能區分故障漏電流和正常漏電流，導致系統存在安全隱患。針對此問題，首先對PWM電機系統正常漏電流計算模型和流通路徑進行研究，然後對系統的漏電故障點及相應故障漏電流進行了分析，最後通過試驗測試對PWM電機系統正常漏電流和正常與故障混合漏電流的時頻特性進行深入分析和研究，為正常漏電流的有效抑制和故障漏電流的準確檢測提供理論指導。
  • DRAM的矩陣存儲電路設計方案
    但是DRAM和 SRAM 兩者之間有著很大的區別。其中最大的區別就是DRAM的地址總線接口與 SRAM 的不同。DRAM使用了dram 地址復用技術。也就是行地址與列地址分時復用技術，這就是dram 的關鍵技術所在。主要原因是由它的硬體電路決定的。
  • 你真的了解超級電容嗎?漏電流的概念
    漏電流的概念 能夠讓超級電容器在特定電壓下保持「已充電」狀態下所需的電流量稱為「漏電流」（LeakageCurrent）。充電電流隨著時間的推移而減小，並且隨著時間的推移變得穩定，最後其穩態電流就是「漏電流」。 圖1中顯示了KEMET公司「FC系列」產品在室溫下的漏電流特性和測量電路。
  • 如何妙用二極體減少寄生電容
    當正向偏壓U=0.5V(矽管)時，二極體開始導通，電流越大電壓越大，具有很低阻抗;當加反向偏壓時二極體不導通，在一定範圍內有很小的漏電流，具有很大阻抗。其這個單向導電性，也起到了開關的作用，所以在整流和開關方面都有廣泛的應用。
  • 如何識別和檢測電容?看看這裡你就知道
    電解電容有正、負極之分。一般，電容器外殼上都標有「＋」、「－」記號，如無標記則引線長的為「＋」端，引線短的為「－」端，使用時應使+極接到直流高電位，必須注意不要接反，若接反，電解作用會反向進行，氧化膜很快變薄，漏電流急劇增加，如果所加的直流電壓過大，則電容器很快發熱，甚至會引起爆炸。
  • 電容的漏電流是什麼?產生的原因分析
    從理論上來講，由於電容器內部有絕緣體，電流是無法通過的，但這僅僅是理論，當電容器兩端加上一定電壓以後，還是可能會產生漏電流的，電容的漏電流是什麼？它產生的原因又是什麼呢？電容的漏電流是什麼？產生的原因分析什麼是電容漏電流？
  • 漏電流的客觀分析
    我們將電磁幹擾分為傳導幹擾和輻射幹擾。 傳導幹擾包括對稱和不對稱幹擾（ 也稱作差模幹擾和共模幹擾）。對稱幹擾在相線和中線之間流動，而不對稱幹擾在相線、中線對地線之間流動。造成這些幹擾的原因包括網絡交換機、變頻器、處理器、電子產品或電氣設備中的切換操作、電動機控制等。　　採用X電容可降低對稱幹擾。就降低不對稱幹擾而言，電流補償扼流圈用於低幹擾頻率，Y電容用於高干擾頻率。
  • 電源線路濾波器中的漏電流
    漏電流的計算本節將說明計算漏電流的方法。因為元件存在誤差，並且電網（對於3相供電網）的不平衡只能估計，所以實際結果不一定等於測量結果。另一方面，對順序生產的每一個濾波器都進行漏電流測量是不合理的，所以一般來說，製造商提供的漏電流都是根據計算值。對於所有的計算，磁性元件的寄生元件及保護接地器的阻抗均忽略不計。
  • 過孔的寄生電容和電感
    一、過孔的寄生電容和電感過孔本身存在著寄生的雜散電容，如果已知過孔在鋪地層上的阻焊區直徑為D2,過孔焊盤的直徑為D1,PCB板的厚度為T,板基材介電常數為
  • PCB布局的DC電阻,寄生電容和寄生電感
    PCB布局的DC電阻，寄生電容和寄生電感 上海韜放電子 發表於 2020-12-31 12:01:41 許多設計人員習慣於根據電路模型來思考系統行為。
  • 電容單位換算和識別方法
    二、使用單位nf：如上圖的滌綸電容，標稱4n7，即4.7nf，轉換為pf即為4700pf。還有的例如：10n，即0.01uf；33n，即0.033uf。    後面的63是指電容耐壓63v。三、數學計數法：如上圖瓷介電容，標值104，容量就是：10X10000pf=0.1uf.如果標值473，即為47X1000pf=0.047uf。（後面的4、3，都表示10的多少次方）。
  • 什麼是寄生電容?寄生電容有什麼危害?
    寄生的含義就是本來沒有在那個地方設計電容，但由於布線之間總是有互容，互容就好像是寄生在布線之間的一樣，所以叫寄生電容，又稱雜散電容。寄生電容本身不是電容，根據電容的原理我們可以知道，電容是由兩個極板和絕緣介質構成的，那麼寄生電容是無法避免的。比如一個電路有很多電線，電線與電線之間形成的電容叫做寄生電容。
  • IGSS對柵極驅動漏電流的影響
    ID表示漏極可承受的持續電流值，如果流過的電流超過該值，會引起擊穿的風險。IDM表示的是漏源之間可承受的單次脈衝電流強度，如果超過該值，會引起擊穿的風險。 EAS表示單脈衝雪崩擊穿能量，如果電壓過衝值（通常由於漏電流和雜散電感造成）未超過擊穿電壓，則器件不會發生雪崩擊穿，因此也就不需要消散雪崩擊穿的能力。EAS標定了器件可以安全吸收反向雪崩擊穿能量的高低。
  • 別再把「洩露電流」與「耐壓漏電流」混淆了!
    根據GB/T13870.1在 「15～100Hz正弦電流的效應」 中闡述，感知閾和反應閾為0.5mA，擺脫閾為10 mA。洩露電流相對比較小，一般零點幾毫安，比如220VAC/0.42ma，漏電流相對較大，一半幾毫安到幾十毫安，比如2000VAC/5ma，當然也有漏電流有求很高的應用場合，比如醫療電源，才零點幾毫安。
  • 【方法】電容單位換算和識別方法
    1uf=1000nf 1nf=1000pf電容的容量標識的幾種方法：一、直接標識：如上圖的電解電容，容量47uf，電容耐壓25v。二、使用單位nf：如上圖的滌綸電容，標稱4n7，即4.7nf，轉換為pf即為4700pf。還有的例如：10n，即0.01uf；33n，即0.033uf。後面的63是指電容耐壓63v。
  • 醫用電氣設備漏電流的產生原因
    下面我們用一些等效電路來分析漏電流產生的依據。1.對地漏電流的形成（圖 1）上圖 1 中的Y1 和Y2 表示濾波電容，C1 和C2 表示分布電容。濾波電容是作為元器件存在的，這個容易理解，但分布電容是什麼器件？
  • 電容基本參數之電壓
    瞬態過壓 Transient over-voltage鋁電解電容一般能承受限制能量的非常高的瞬態過壓。超過電容浪湧電壓額定值50V以上的應用將造成高的漏電流和固定電壓工作模式就像齊納二極體的反向擊穿。如果電解液不能承受電壓的壓力，電容可能損壞短路，但是即使電解液能承受電壓的壓力，這種操作模式也不能維持很長時間，因為由電容所產生的氫氣和壓力的積累將造成損壞。冗餘電壓鋁電解電容器先充電，再放電，而後將引線短接，再將其放置一段時間後，兩端子間存在電壓上升的現象，由這種現象所引起的電壓稱之為再生電壓。
  • 安規電容如何選型_安規電容選型注意事項
    本文將告訴你關於安規電容的參數如何選擇。 　　首先就是要考慮到標稱電容量（CR）：電容器產品標出的電容量值。 雲母和陶瓷介質電容器的電容量較低（大約在5000pF以下）；紙、塑料和一些陶瓷介質形式的電容量居中（大約在0005μF10μF）；通常電解電容器的容量較大。 　　其次額定電壓也是不可忽視的重要參數之一。
  • X電容和Y電容在開關電源模塊的作用
    傳導幹擾是由於電路中寄生參數的存在，以及開關電源中開關器件的開通與判斷，使得開關電源在交流輸入端產生較大的共模幹擾和差模幹擾。為了減輕和抵制這些電磁幹擾對電網及電子設備產生的危害，設了X電容和Y電容，其中X電容主濾波作用，常用於差模濾波，與共模電感匹配，並聯在輸入的兩端，濾除L、N線之間的差模信號，可防對外幹擾。而Y電容主接地，常用於共模濾波，對稱使用，接於L於地或N於地之間，濾除L對地或N對地之間的差模信號。
  • 電容傳感器寄生電容產生原因及消除方法
    但由於電容式傳感器的初始電容量很小，一般在皮法級，而連接傳感器與電子線路的引電纜電容、電子線路的雜散電容以及傳感器內極板與周圍導體構成的電容等所形成的寄生電容卻較大，不僅降低了傳感器的靈敏度，而且這些電容是隨機變化的，使得儀器工作很不穩定，從而影響測量精度，甚至使傳感器無法正常工作，所以必須設法消除寄生電容對電容傳感器的影響。以下對消除電容傳感器寄生電容的幾種方法進行分析。