基於AD9225的12位高速ADC的存儲電路設計與實現

2020-12-08 電子產品世界

在高速數據採集中,高速ADC的選用和數據的存儲是兩個關鍵問題。本文介紹一種精度為12位、採樣速率達25Msps的高速模數轉換器AD9225,並給出其與8位RAM628512存儲器的接口電路。由於存儲操作的寫信號線是關鍵所在,故給出其詳細的獲取方法。

本文引用地址：http://www.eepw.com.cn/article/194401.htm

關鍵詞 高速ADC 高速數據採集 AD9225

1 AD9225的結構

　　AD9225是ADI公司生產的單片、單電源供電、12位精度、25Msps高速模數轉換器,片內集成高性能的採樣保持放大器和參考電壓源。AD9225採用帶有誤差校正邏輯的四級差分流水結構,以保證在25Msps採樣率下獲得精確的12位數據。除了最後一級,每一級都有一個低解析度的閃速A/D與一個殘差放大器（MDAC）相連。此放大器用來放大重建DAC的輸出和下一級閃速A/D的輸入差,每一級的最後一位作為冗餘位,以校驗數字誤差,其結構如圖1所示。


圖1 AD9225結構圖

2 AD9225的輸入和輸出

　　（1） 時鐘輸入

　　AD9225採用單一的時鐘信號來控制內部所有的轉換,A/D採樣是在時鐘的上升沿完成。在25Msps的轉換速率下,採樣時鐘的佔空比應保持在45％~55％之間;隨著轉換速率的降低,佔空比也可以隨之降低。在低電平期間,輸入SHA處於採樣狀態;高電平期間,輸入SHA處於保持狀態。圖2為其時序圖。圖2中：


圖2 AD9225時序圖

　　tch——高電平持續時間,最小值為18 ns;
　　tcl——低電平持續時間,最小值為18 ns;
　　tod——數據延遲時間,最小值為13 ns。

　　從時序圖可以看出：轉換器每個時鐘周期（上升沿）捕獲一個採樣值,三個周期以後才可以輸出轉換結果。這是由於AD9225採用的四級流水結構,雖然可以獲得較高的解析度,但卻是以犧牲流水延遲為代價的。

　　（2） 模擬輸入AD9225的模擬輸入引腳是VINA、VINB,其絕對輸入電壓範圍由電源電壓決定：

　　其中, AVSS正常情況下為0 V,AVDD正常情況下為+5 V。

　　AD9225有高度靈活的輸入結構,可以方便地和單端或差分輸入信號進行連接。採用單端輸入時,VINA可通過直流或交流方式與輸入信號耦合,VINB要偏置到合適的電壓;採用差分輸入時,VINA和VINB要由輸入信號同時驅動。

　　（3） 數字輸出

　　AD9225 採用直接二進位碼輸出12位的轉換數據,並有一位溢出指示位（OTR）,連同最高有效位可以用來確定數據是否溢出。圖3為溢出和正常狀態的邏輯判斷圖。

電子血壓計相關文章:電子血壓計原理

相關焦點

  • 基於PADS軟體對高速電路的設計與實現
    電子技術的飛速發展變化給板級設計帶來許多新問題和新挑戰。首先，由於高密度引腳及引腳尺寸日趨物理極限，導致電路極低的布通率;其次，由於系統時鐘頻率的提高，引起的時序及信號完整性問題;高速數字電路(即高時鐘頻率及快速邊沿速率)的設計將成為主流。
  • 基於單片機和FPGA的簡易數字存儲示波器設計
    為了配合高速模數轉換器，採用FPGA控制M/D轉換器的採樣速率，以實現高速實時採樣。實時採樣可以實現整個頻段的全速採樣，本系統設計選用ADI公司的12位高速A/D轉換器AD9220，其最高採樣速率可達10 MHz。　　3.2 雙蹤顯示　　本系統設計的雙蹤顯示模塊是以高速切換模擬開關選通兩路信號進入採樣電路，兩路波形存儲在同一個存儲器的奇、偶地址位。
  • 基於CPLD晶片和C8051F020實現聲探測系統數字電路的設計
    基於CPLD晶片和C8051F020實現聲探測系統數字電路的設計 張德，侯志國，江 發表於 2021-01-12 09:46:30 　　作者：張德，侯志國，江麗，張向暉，羅曉松 被動聲源探測定位技術是一種利用聲學傳聲器陣列和電子裝置接收運動目標的輻射噪聲
  • 基於Nios II的AT24C02接口電路設計與實現
    針對這種保存的數據量不大和存儲速度要求不高的特點，可採用「NiosⅡ+AT24C02"設計方案進行設計。本文在討論了I2C通信協議的基礎上，利用FPGA技術，設計了NiosⅡ與AT24C02」之間進行通信的接口電路。本接口電路能產生基於I2C通信協議的讀寫操作時序，成功實現了對AT24C02的讀寫功能。
  • 高速AD/DAC的測量及設計問題解答
    10.一個12位的高速模數轉換器能不能降低以及如何降低到8位來使用，因我們的系統精度只需要8位，高了反而有害。  你在讀取數據的時候，只需要讀8bit即可。  21.開關電源的紋波對12位以上的ADC的影響有多大？是否需要為ADC部分單獨處理電源紋波？  高精度的ADC，比如16位及以上的ADC，不建議使用開關電源來供電。
  • 基於FPGA的高速流水線浮點乘法器設計與實現
    因此，為了進一步提高微處 理器性能，開發高速高精度的乘法器勢在必行。同時由於基於IEEE754 標準的浮點運算具 有動態範圍大，可實現高精度，運算規律較定點運算更為簡捷等特點，浮點運算單元的設計 研究已獲得廣泛的重視。
  • 基於DSP的數字掃描探針顯微鏡的硬體解決方案研究
    tms320vc5416是ti公司的16位定點dsp，其時鐘頻率為160mhz，能夠實現高速運算（160mips）和大容量存儲，片上有128×16位的sram和16k×16位rom。tms320vc5416晶片內核和i/o口分別採用1.5v和3.3v供電，故可有效降低功耗。
  • 基於ADuC812微控制器實現環境監測下位機的軟硬體電路設計
    基於ADuC812微控制器實現環境監測下位機的軟硬體電路設計 孫曉靖,仇潤鶴,陸 發表於 2020-12-03 10:38:26 　　作者：孫曉靖 ， 仇潤鶴 ，
  • 基於共模扼流圈的高速CCD驅動電路設計方案(二)
    2 基於共模扼流圈的驅動電路設計　　共模扼流圈是一個緊密耦合的1∶1變壓器，其漏電感較小。這裡採用共模扼流圈實現高速CCD驅動的電路拓撲［4］如圖4所示。圖中V1 代表CCD 驅動器，L1 和L2 組成共模扼流圈，其同名端在圖中用小圓圈標出。C1 為交流耦合電容，避免變壓器直流短路。R1 和C2 為端接網絡，用於抵消共模扼流圈的漏電感。R2 代表CCD的等效串聯電阻，C2 代表CCD的等效負載電容。共模扼流圈在該電路中的作用是把輸入信號的電壓幅度放大2倍。
  • 基於FPGA的高速卷積硬體設計及實現
    根據式(9)，給出了一種基於快速傅立葉變換(FFT)的卷積的實現方法，如圖1所示。2 基於FPGA的高速卷積的實現隨著電子技術的發展，現階段FFT硬體實現的方法主要有ASIC，DSP和FPGA這3類。專用FFT處理晶片ASIC，例如PDSPl6510，這類晶片的主要特點是技術簡單。
  • 基於AVR的簡易示波器設計
    這時候就需要這樣一個電路，可以把負壓抬高到0電平以上。1.2、主控晶片軟體設計這個系統的主控晶片選擇的是，Atmel公司的AVR系列單片機ATmega16，最高可達到16MPIS指令速度。ATmega16有16K的flash, 1K 的SRAM, 512 B的EEPROM，單片機內部自帶一個10 bits精度的逐次逼近型模數轉換器，內建採樣/保持電路。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    本文引用地址：http://www.eepw.com.cn/article/21345.htm 本次設計採用了性價比較高的數位訊號處理晶片tms320vc5509作為語音識別處理器，具有較快的處理速度，使機器人在脫機狀態下，獨立完成複雜的語音信號處理和動作指令控制，fpga系統的開發降低了時序控制電路和邏輯電路在pcb板所佔的面積[1]，使機器人的"大腦"的語音處理部分微型化、低功耗。
  • ad9854產生線性調頻脈衝信號
    2.ad9854晶片簡介與特點 　　ad9854數字合成器是高集成度的器件，它採用先進的dds技術，片內整合了兩路高速、高性能正交d/a轉換器通過數位化編程可以輸出i、q兩路合成信號。在高穩定度時鐘的驅動下，ad9854將產生一高穩定的頻率、相位、幅度可編程的正弦和餘弦信號。
  • 基於FPGA的簡易可存儲示波器設計
    摘要：　本文介紹了一種基於FPGA的採樣速度60Mbit/s的雙通道簡易數字示波器設計，能夠實現量程和採樣頻率的自動調整、數據緩存、顯示以及與計算機之間的數據傳輸
  • 基於FPGA的彩色TFT-LCD控制電路設計及其ASIC實現
    3電路設計 根據設計要求，我們先確定電路的總體框架，然後設計各個模塊並用Verilog HDL語言描述實現，最後進行RTL級的仿真在存儲YCbCr 信號時像素處理器模塊將相鄰像素的色度信號取均值然後進行復用，這樣節省了存儲空間。所以在圖像存儲器中相鄰兩個像素的亮度信號組合成一個16位的數據存放在一個存儲單元裡，而復用的色度信號則存放在下一個地址的單元裡［3］ 。
  • 基於FPGA的QPSK信號源的設計與實現
    隨著近年來軟體無線電技術和電子技術的發展，DDS（直接數字頻率合成）用於實現信號產生的應用越來越廣。DDS技術從相位的概念出發進行頻率合成，它採用數字採樣存儲技術，可以產生點頻、線性調頻、ASK、PSK及FSK等各種形式的信號，其幅度和相位一致性好，具有電路控制簡單、相位精確、頻率解析度高、頻率切換速度快、輸出信號相位噪聲低、易於實現全數位化設計等突出優點。
  • 基於腦電的駕駛疲勞檢測系統設計與實現,包括原理圖、電路圖等
    基於腦電的疲勞駕駛檢測系統的設計思想為：首先要通過腦電採集電路採集腦電信號，再對其進行小波去噪處理，去掉腦電偽跡和高頻噪聲，最後通過處理分析腦電信號，從而給出駕駛人員的疲勞程度。AD7683是AD公司生產的一種低功耗高精度16位高速串行A/D轉換器，它適用於儀器儀表、可攜式探測器及各種電池供電的應用場合。
  • AD9856工作原理及在雷達回波模擬器中的應用
    ad9856是美國adi生產的正交數字上變頻器，其內部集成了1個高速直接數字頻率合成器(dds)、1個12位高速、高性能數/模轉換器、時鐘倍頻電路、數字濾波器及其他數位訊號處理功能模塊。它具有低成本、低功耗、體積小、動態範圍大等優點，可以處理來自dsp的成型後的基帶抽樣值序列，將其上變頻變為中頻，產生雷達回波的中頻模擬信號。ad9856可以應用在通信和雷達等系統中。
  • 簡易數字存儲示波器的設計
    對於大多數學生以及教學組織來說，利用示波器主要是進行一些理論性的測試與實驗，高精度高成本示波器的作用不是很必要，為此，筆者提出了一種可攜式數字存儲示波器的設計，它採用了LCD顯示、高速A／D採集與轉換、FIFO以及單片機等技術，具有較強的實用性以及發展的市場潛力，前景可觀。
  • 利用Multisim實現SAR-ADC的原理仿真與設計
    ●以此類推確定到SAR的最低位，完成N位數字碼的確定，此時得到的數字量即為模擬輸入的二進位代碼。　　2 12bitSAR-ADC的設計與仿真　　2.1原理設計說明　　該設計的12bitADC具有低功耗和高精度的特點。它的原理圖如圖2。