基於CPLD晶片和C8051F020實現聲探測系統數字電路的設計

2021-01-12 電子發燒友
基於CPLD晶片和C8051F020實現聲探測系統數字電路的設計

張德，侯志國，江 發表於 2021-01-12 09:46:30

　　作者：張德，侯志國，江麗，張向暉，羅曉松

被動聲源探測定位技術是一種利用聲學傳聲器陣列和電子裝置接收運動目標的輻射噪聲，以確定目標所處位置的技術。

本文正是基於聲探測技術原理和成熟的微電子技術， 採用TI公司的32位浮點DSP晶片TMS320VC33-150來實現聲源目標的探測定位算法，並輔之以ADC、CPLD、單片機等器件來實現聲源信號的採集、系統邏輯控制以及通信功能。對於數字電路的邏輯控制功能，本文選用了Altera公司的CPLD晶片EPM7128AETC100-10來實現。該晶片功耗低、資源豐富、內部延時固定，有助於時序邏輯電路的設計。本系統主要分為兩部分：聲探測系統數字電路的硬體實現和DSP軟體設計。系統現已完成調試，運行穩定，探測效果較好。

系統功能

聲探測系統通過傳聲器陣列獲得聲源目標的輻射噪聲信息，通過前端模擬信號處理後，在數字電路中由DSP進行高速的聲探測定位算法處理，並把獲得的聲源方位、速度等信息，發送給計算機終端進行交匯顯示。

聲探測系統的硬體設計

在聲探測系統中，數字電路是最為關鍵的部分。本文以DSP、CPLD和單片機為核心器件，完成了聲探測系統的數字電路的硬體設計。其數字電路框圖如圖1所示。

圖1 聲探測系統的數字電路框圖

經過前端處理的模擬信號由AD7865完成採樣轉換後，給DSP一個中斷，DSP在CPLD的配合下，讀取各個通道的數據並存儲在片外SRAM數據區，同時DSP對數據進行數字濾波、頻譜分析，從而完成對聲源目標的定位功能。

由雙口RAM實現DSP和C8051F020目標信息的交換，最終通過MAX3485完成和終端的RS-422通信。另外，DSP根據處理後的結果實現對前端模擬電路的增益控制。

ADC設計

被動聲探測系統中對聲音的相位一致性要求很高，因此，在設計中採用了具有同時採樣保持功能的14位並行輸出ADC AD7865。本設計中，經放大濾波處理後的6路聲源目標信號通過兩片AD7865實現A/D轉換。本文利用DSP定時器的輸出信號作為ADC的啟動採樣信號，採樣轉換完成後，通過ADC的BUSY信號給DSP一個中斷，然後DSP進入中斷處理程序，讀取A/D數據，而讀寫信號和ADC片選信號由CPLD對DSP的讀寫信號和地址信號進行邏輯組合來完成。

DSP及周邊電路設計

DSP的主要功能有根據採集到的數位訊號的幅度來完成對前端模擬信號的自動增益控制，增益控制的級別有16、64、256、1024、4096、16384、65536共7檔；對採集到的數據進行數字濾波、快速FFT變換以及正交變換等運算，進而完成對目標的定位、識別等運算；通過雙口RAM完成和單片機的通信，以及ADC的定時啟動。

DSP周邊電路包括程序引導區Flash、程序運行區SRAM、數據交換區雙口RAM及增益控制。Flash採用容量為1M*8b的AMD29LV040B構成代碼存儲空間；SRAM則採用容量為512K*8b的SRAM存儲器CY7C1049-CV33，在電路中使用4片進行位擴展，從而構成512K*32位的程序運行空間；雙口RAM為2K*8位的IDT71V321；而增益控制則採用8位 CMOS鎖存器來實現。

TMS320VC33-150有四個外部中斷，都可以作為BootLoader的中斷，因此BootLoader首選高優先級的中斷，否則有可能在脫機上電加載程序時無法加載成功。因為在上電復位後，DSP執行駐留程序，根據中斷級別去尋找BootLoader存儲區域，如果沒有把高於BootLoader中斷的中斷置無效，那麼DSP將會根據高優先級尋找BootLoader存儲區域，因而導致程序加載不成功。

此外，在設計過程中，對於一些重要的信號如#RDY、#HOLD、EDGEMODE、MCBL/#MP、#SHZ等，要根據具體設計，參照數據手冊相應給予上拉或下拉處理。本設計在調試過程中因為對#HOLD信號未做處理，導致不能在線下載程序，最後通過拉高才解決。

表1 中斷號和程序裝載地址對應表

圖2 DSP軟體程序設計流程圖

邏輯控制

本設計中採用了Altera公司的EPM7128AETC100-10來實現整個電路系統的時序管理及邏輯控制功能，主要包括ADC控制功能模塊、存儲器讀寫時序控制模塊、通信接口時序控制模塊和增益控制。並根據DSP外部存儲器地址空間解碼產生片選信號以及讀寫時序。本設計中利用QuartusⅡ來完成邏輯控制仿真。

單片機電路

C8051F020單片機是完全集成的混合信號系統級MCU，除了具有標準8051單片機的數字外設部件外，片內還集成了數據採集與控制系統中常用的模擬部件和其它數字外設及功能部件。

本設計中利用C8051F020的串口實現了和計算機終端的RS-422異步串行通信，波特率為19.2Kbps；利用雙口RAM完成了DSP和單片機的聲源目標數據的實時交換。

在設計單片機電路時，為保證上電復位電路的可靠性，可以使用基本的RC電路和專門的監控集成電路如MAX708T等，同時應該充分利用MODEN VDD監視器功能。

輔助電路

輔助電路包括晶振、看門狗、電壓基準電路以及DC/DC電源模塊。DSP時鐘採用了15MHz晶振，經DSP內部5倍頻後達到TMS320VC33-150的最快運行速度，同時採用20MHz晶振作為單片機的時鐘源；本設計中通過採用MAX706看門狗晶片實現了對DSP的掉電監控和程序跑飛的復位功能；電壓基準電路則利用了TPS767D318來為整個系統提供+3.3V和+1.8V電源；DC/DC電源模塊完成外接+12V「+5V的高效轉換。

DSP軟體設計

DSP軟體流程

整個軟體基於中斷方式。DSP軟體設計包括了ADC的轉換啟動、數據採集、中斷服務程序、聲源信號的數字濾波、快速FFT和正交變換，以及通過頻譜分析獲得高解析度空間聲強分布的MUSIC算法。該聲探測系統的DSP軟體流程如圖2所示。

DSP軟體工作流程為：系統上電復位後，加載外部Flash的程序文件到外部SRAM程序區，DSP初始化各個部分後運行。程序始終查詢ADC的中斷信號，在獲得ADC的中斷後進入中斷服務程序，採集後的數據存儲在外部SRAM數據區，然後調用探測定位程序獲取聲音目標的方位等參數，並寫入外部雙口RAM中，供單片機讀取後送到計算機終端進行融合交會。

DSP程序BootLoader

TMS320VC33-150有兩種工作方式，工作方式的選擇由MCBL/MP引腳決定。在本設計中，通過把MCBL/MP引腳上拉為高電平，使DSP工作在微計算機/引導裝入模式或外部存儲器裝載方式。在Reset 信號從低電平轉為高電平後， TMS320VC32-150首先檢查外部中斷輸入線電平， 決定由什麼地方開始引導程序， 中斷號和對應的開始引導地址間的關係如表1所示。本設計中使用了BOOT2方式，即在DSP復位信號由低變高后，DSP從外部存儲地址400000H開始加載程序。

需要注意的是，使用外部存儲器裝載方式時，加載程序必須含有外部存儲器的數據總線寬度（8位、16位或32位）、程序代碼的長度、程序執行的入口地址以及存儲器的等待狀態數。

在把已調試成功的程序裝入Flash過程中，本文採用的方法是：通過編寫一個*.cmd轉換文件，然後用HEX30.EXE把*.out文件轉化為*.hex文件。 並把生成的*.hex文件燒寫入Flash中即可。當然，也可採用在線燒寫的方法。

結語

基於TMS320VC33-150的聲探測系統數字電路設計充分利用了TMS320VC33-150強大的浮點運算能力，很好的完成了聲源目標探測定位的算法處理。同時還充分利用了CPLD的邏輯控制功能和MCU豐富的外設資源，並設計出了DSP算法和中斷服務程序流程。該系統已經調試完成，並進行了充分的外場試驗。結果表明，系統工作穩定，各項指標基本達到了要求。

責任編輯：gt

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 基於C8051F02X的無線數據傳輸系統設計方案介紹【詳解】
    本文介紹的一種基於C8051F02X的無線數據傳輸系統應用了計算機技術和GSM網絡通信技術，是一種新型無線通信系統。該系統依託GSM網絡，採用短消息進行數據通信，即在傳統的單片機數據採集系統中增加支持短消息、數據通信等業務的GPRS模塊，並為其分配一個獨立的SIM卡，結合單片機系統通過串行通信接口，實現了數據的遠程無線傳輸。
  • C8051F020單片機對監控示波器面板的一鍵多義按鍵管理設計
    設計採用高性能單片機C8051F020為控制晶片，監控示波器面板上40個按鍵、3個編碼開關及4個電位器的狀態。分別介紹了鍵盤、編碼開關和電位器的工作原理，以及其與單片機連接的硬體電路及軟體編程的實現。按鍵部分採用一鍵多義的鍵盤程序設計方法，給出了鍵碼匹配子程序流程圖。
  • 基於CPLD的光伏逆變器鎖相及保護電路設計
    在這種情況下，設計採用對電網電壓進行過零檢測後再將信號送人CPLD，然後由CPLD實現對電網電壓進行數字鎖相的方法，可以有效地防止相位因幹擾而發生抖動或者失鎖的現象，保證系統的正常運行。另外，本系統還使用CPLD對DSP產生的PWM波控制信號和系統運行時的各項參數進行監控，一旦發現異常，立即使系統停機，並通知DSP發生異常，從而實現了對系統的硬體保護。
  • 基於CPLD的壓電生物傳感器檢測電路設計
    介紹了一種基於複雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測電路。該檢測電路以高性能CPLD(MAX7128)為核心，實現了對壓電生物傳感器10MHz高頻信號的測量與採集，以及所採集的頻率數據動態、實時顯示以及頻率數據串行通信等功能。
  • 基於CPLD和LVPECL的可調窄脈衝信號發生器設計與實現
    但是這些方法設計的窄脈衝發生器脈寬固定，不能調節脈寬，給應用帶來不便。為滿足不同應用場合對脈寬的需要，本文設計了基於CPLD和LCPECL的可調窄脈衝發生器，給實際應用帶來了靈活性而且節約了成本。 　　1 窄脈衝的技術要求及產生方案 　　由於超寬帶技術廣泛應用於雷達系統，因此其應用環境就決定了窄脈衝的技術要求。
  • 基於CPLD的鍵盤控制器設計
    在單片機應用系統中，利用鍵盤接口輸入數據，是實現現場實時調試、數據調整和各種參數設置最常用的方法。單片機的外圍鍵盤擴展電路有多種實現方式，例如直接利用單片機的I／O接口，或者採用8255A接口晶片，就可以實現外圍鍵盤的擴展功能。但是，在這些方法中，鍵盤擴展電路需要佔用單片機的資源對按鍵進行監控和處理，這對要求高實時性處理的單片機系統是不容易實現的。
  • 基於DSP的數字掃描探針顯微鏡的硬體解決方案研究
    系統設計思想 為了解決上述缺點，筆者給出了一種基於dsp的新型數字式spm系統的設計方案，新方案的系統框圖如圖2所示。 設計時選用的是amd公司的am29f800b型號flash，容量為8mbit，可操作在128×16bit和512k×16bit數據存儲形式，本設計採用512k×16bit，其硬體連接如圖3所示。
  • 基於FPGA的高精度頻率電壓轉換系統設計實現
    傳感器輸出的脈衝頻率信號經信號調理電路調理後輸入FPGA，FPGA測量脈衝信號的頻率，根據系統精度要求，需設計Q格式定點運算，測得的頻率經FPGA定點運算後得到與頻率大小成線性關係的D/A轉換的數字量，控制串行DAC7551輸出相應的電壓值。實驗結果表明，系統的轉換精度優於0.1%，改變系統的設計參數可實現更高精度的頻率信號到電壓信號的轉換。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    本文引用地址：http://www.eepw.com.cn/article/21345.htm 本次設計採用了性價比較高的數位訊號處理晶片tms320vc5509作為語音識別處理器，具有較快的處理速度，使機器人在脫機狀態下，獨立完成複雜的語音信號處理和動作指令控制，fpga系統的開發降低了時序控制電路和邏輯電路在pcb板所佔的面積[1]，使機器人的"大腦"的語音處理部分微型化、低功耗。
  • 基於MR373晶片及平衡放大電路結構實現數位電視功率放大器的設計
    基於MR373晶片及平衡放大電路結構實現數位電視功率放大器的設計 張秋，沈海根 發表於 2021-01-15 13:53:00 功率放大器是數位電視發射機中的重要組成部分。
  • 基於LDC1000的金屬物體探測定位系統
    本文設計了一種基於LDC1000的金屬物體探測定位系統。以MSP430單片機作為控制核心，通過自主移動的小車攜帶LDC1000電感數字轉換器，使LDC1000在閉合區域內全覆蓋式掃描並搜索金屬物體。
  • 基於SG3525A的D類數字功放設計與實現
    打開APP 基於SG3525A的D類數字功放設計與實現 發表於 2017-12-23 14:11:12 2．驅動電路設計 驅動電路的任務是驅動H全橋的場效應管，為了驅動高端管子，驅動電路應具有自舉浮地功能。 這裡可以選用兩隻廉價的IR2101來實現。IR2101內部框圖、引腳圖如下圖3（a）、3（b）所示。
  • 基於FPGA的多波束成像聲納整機硬體電路設計
    引言本文引用地址：http://www.eepw.com.cn/article/201610/308367.htm多波束成像聲納利用了數字成像技術，在海底探測範圍內形成距離一方位二維聲圖像，具有很高的系統穩定性和很強的信號處理能力。但是由於數字成像系統數據運算量大、需要實時成像等特點，對處理器性能要求很高。
  • 基於CPLD和ISA總線的數據採集系統設計
    摘要：介紹一種基於複雜可編程邏輯器件(CPLD)的數據採集系統，並給出詳細的設計方案。計算機通過ISA總線實現與數據採集系統的指令和數據傳輸。通過VHDL編程實現CPLD對12位串行模數轉換器ADS7816的控制。最後，給出該系統設計的仿真波形和測試結果。
  • 基於CPLD器件的單穩態脈衝展寬電路的設計
    在數字電路設計中，當需要將一輸入的窄脈衝信號展寬成具有一定寬度和精度的寬脈衝信號時，往往很快就想到利用54HC123或54HC4538等單穩態集成電路。
  • 基於腦電的駕駛疲勞檢測系統設計與實現,包括原理圖、電路圖等
    基於腦電的疲勞駕駛檢測系統的設計思想為：首先要通過腦電採集電路採集腦電信號，再對其進行小波去噪處理，去掉腦電偽跡和高頻噪聲，最後通過處理分析腦電信號，從而給出駕駛人員的疲勞程度。系統的基本設計思想如下圖所示：整個系統由模擬部分和數字部分組成。
  • 基於STC15W408S和HX711的高精度數字顯示電子秤的設計
    當被測物體放置在秤盤上時，物體的壓力傳到橋式壓敏電阻傳感器，此時傳感器因受力不均而產生形變，電阻阻值隨之改變，並導致電橋失衡輸出與被測物體的重量成正比的模擬電壓信號，該模擬電壓信號放大後經A/D轉換晶片HX711轉換成高精度的數位訊號，並送到單片機進行儲存和處理。當鍵盤模塊有按鍵按下時，單片機會進行必要的判斷和分析，並根據該按鍵的功能，進行去皮、稱重、計算、顯示、查詢、報警等相應功能的實現。
  • 基於STM32晶片和TFT-LCD的可攜式心電圖儀設計
    系統控制晶片採用STM32，TFT-LCD的觸摸功能加上少量按鍵可以建立良好的人機互動環境，可以通過LCD實時顯示和回放，採用SD卡可以存儲24h的心電數據，數據通過USB可靠地傳輸到PC機，以便對心電數據做進一步的分析。
  • 基於SPWM控制全數字單相變頻器的設計及實現
    本文介紹了基於DSPTMS320LF2407A並使用SPWM控制技術的全數字單相變頻器的設計及實現方法，最後給出了實驗波形。在變頻調速系統中，應用DSP作為控制晶片以實現數位化控制，它既提高了系統可靠性，又使系統的控制精度高、實時性強、硬體簡單、軟體編程容易，是變頻調速系統中最有發展前景的研究方向之一。TMS320LF2407A晶片簡介TMS320LF2407A 是TI公司專為電機控制而設計的單片DSP控制器。
  • 基於VHDL和QuartusⅡ的數字電子鐘設計與實現
    摘要：採用FPGA進行的數字電路設計具有更大的靈活性和通用性，已成為目前數字電路設計的主流方法之一。本文給出一種基於FPGA的數字鐘設計方案。該方案採用VHDL設計底層模塊，採用電路原理圖設計頂層系統。