對MOS管驅動電路一知半解?這裡有你想要知道的一切

　　一、MOS管驅動電路綜述

　　在使用MOS管設計開關電源或者馬達驅動電路的時候，大部分人都會考慮MOS的導通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但並不是優秀的，作為正式的產品設計也是不允許的。

　　1、MOS管種類和結構

　　MOSFET管是FET的一種（另一種是JFET），可以被**成增強型或耗盡型，P溝道或N溝道共4種類型，但實際應用的只有增強型的N溝道MOS管和增強型的P溝道MOS管，所以通常提到NMOS，或者PMOS指的就是這兩種。

　　至於為什麼不使用耗盡型的MOS管，不建議刨根問底。

　　對於這兩種增強型MOS管，比較常用的是NMOS。原因是導通電阻小，且容易**。所以開關電源和馬達驅動的應用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。

　　MOS管的三個管腳之間有寄生電容存在，這不是我們需要的，而是由於**工藝限制產生的。寄生電容的存在使得在設計或選擇驅動電路的時候要麻煩一些，但沒有辦法避免，後邊再詳細介紹。

　　在MOS管原理圖上可以看到，漏極和源極之間有一個寄生二極體。這個叫體二極體，在驅動感性負載（如馬達），這個二極體很重要。順便說一句，體二極體只在單個的MOS管中存在，在集成電路晶片內部通常是沒有的。

　　2、MOS管導通特性

　　導通的意思是作為開關，相當於開關閉合。

　　NMOS的特性，Vgs大於一定的值就會導通，適合用於源極接地時的情況（低端驅動），只要柵極電壓達到4V或10V就可以了。

　　PMOS的特性，Vgs小於一定的值就會導通，適合用於源極接VCC時的情況（高端驅動）。但是，雖然PMOS可以很方便地用作高端驅動，但由於導通電阻大，價格貴，替換種類少等原因，在高端驅動中，通常還是使用NMOS。

　　3、MOS開關管損失

　　不管是NMOS還是PMOS，導通後都有導通電阻存在，這樣電流就會在這個電阻上消耗能量，這部分消耗的能量叫做導通損耗。選擇導通電阻小的MOS管會減小導通損耗。現在的小功率MOS管導通電阻一般在幾十毫歐左右，幾毫歐的也有。

　　MOS在導通和截止的時候，一定不是在瞬間完成的。MOS兩端的電壓有一個下降的過程，流過的電流有一個上升的過程，在這段時間內，MOS管的損失是電壓和電流的乘積，叫做開關損失。通常開關損失比導通損失大得多，而且開關頻率越快，損失也越大。

　　導通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開關時間，可以減小每次導通時的損失；降低開關頻率，可以減小單位時間內的開關次數。這兩種辦法都可以減小開關損失。

　　4、MOS管驅動

　　跟雙極性電晶體相比，一般認為使MOS管導通不需要電流，只要GS電壓高於一定的值，就可以了。這個很容易做到，但是，我們還需要速度。

　　在MOS管的結構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅動，實際上就是對電容的充放電。對電容的充電需要一個電流，因為對電容充電瞬間可以把電容看成短路，所以瞬間電流會比較大。選擇/設計MOS管驅動時第一要注意的是可提供瞬間短路電流的大小。

　　第二注意的是，普遍用於高端驅動的NMOS，導通時需要是柵極電壓大於源極電壓。而高端驅動的MOS管導通時源極電壓與漏極電壓（VCC）相同，所以這時 柵極電壓要比VCC大4V或10V。如果在同一個系統裡，要得到比VCC大的電壓，就要專門的升壓電路了。很多馬達驅動器都集成了電荷泵，要注意的是應該 選擇合適的外接電容，以得到足夠的短路電流去驅動MOS管。

　　上邊說的4V或10V是常用的MOS管的導通電壓，設計時當然需要有一定的餘量。而且電壓越高，導通速度越快，導通電阻也越小。現在也有導通電壓更小的MOS管用在不同的領域裡，但在12V汽車電子系統裡，一般4V導通就夠用了。

　　MOS管的驅動電路及其損失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。講述得很詳細，所以不打算多寫了。

　　5、MOS管應用電路

　　MOS管最顯著的特性是開關特性好，所以被廣泛應用在需要電子開關的電路中，常見的如開關電源和馬達驅動，也有照明調光。

　　二、現在的MOS驅動，有幾個特別的應用

　　1、低壓應用

　　當使用5V電源，這時候如果使用傳統的圖騰柱結構，由於三極體的be有0.7V左右的壓降，導致實際最終加在gate上的電壓只有4.3V。這時候，我們選用標稱gate電壓4.5V的MOS管就存在一定的風險。

　　同樣的問題也發生在使用3V或者其他低壓電源的場合。

　　2、寬電壓應用

　　輸入電壓並不是一個固定值，它會隨著時間或者其他因素而變動。這個變動導致PWM電路提供給MOS管的驅動電壓是不穩定的。

　　為了讓MOS管在高gate電壓下安全，很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下，當提供的驅動電壓超過穩壓管的電壓，就會引起較大的靜態功耗。

　　同時，如果簡單的用電阻分壓的原理降低gate電壓，就會出現輸入電壓比較高的時候，MOS管工作良好，而輸入電壓降低的時候gate電壓不足，引起導通不夠徹底，從而增加功耗。

　　3、雙電壓應用

　　在一些控制電路中，邏輯部分使用典型的5V或者3.3V數字電壓，而功率部分使用12V甚至更高的電壓。兩個電壓採用共地方式連接。

　　這就提出一個要求，需要使用一個電路，讓低壓側能夠有效的控制高壓側的MOS管，同時高壓側的MOS管也同樣會面對1和2中提到的問題。

　　在這三種情況下，圖騰柱結構無法滿足輸出要求，而很多現成的MOS驅動IC，似乎也沒有包含gate電壓限制的結構。

　　三、相對通用的電路

　　電路圖如下：

　　

　　圖1 用於NMOS的驅動電路

　　
圖2 用於PMOS的驅動電路

　　這裡只針對NMOS驅動電路做一個簡單分析：

　　Vl和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是Vl不應該超過Vh。

　　Q1和Q2組成了一個反置的圖騰柱，用來實現隔離，同時確保兩隻驅動管Q3和Q4不會同時導通。

　　R2和R3提供了PWM電壓基準，通過改變這個基準，可以讓電路工作在PWM信號波形比較陡直的位置。

　　Q3和Q4用來提供驅動電流，由於導通的時候，Q3和Q4相對Vh和GND最低都只有一個Vce的壓降，這個壓降通常只有0.3V左右，大大低於0.7V的Vce。

　　R5和R6是反饋電阻，用於對gate電壓進行採樣，採樣後的電壓通過Q5對Q1和Q2的基極產生一個強烈的負反饋，從而把gate電壓限制在一個有限的數值。這個數值可以通過R5和R6來調節。

　　最後，R1提供了對Q3和Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時候可以在R4上面並聯加速電容。

　　這個電路提供了如下的特性：

　　1，用低端電壓和PWM驅動高端MOS管。

　　2，用小幅度的PWM信號驅動高gate電壓需求的MOS管。

　　3，gate電壓的峰值限制

　　4，輸入和輸出的電流限制

　　5，通過使用合適的電阻，可以達到很低的功耗。

　　6，PWM信號反相。NMOS並不需要這個特性，可以通過前置一個反相器來解決。

　　在設計可攜式設備和無線產品時，提高產品性能、延長電池工作時間是設計人員需要面對的兩個問題。DC-DC轉換器具有效率高、輸出電流大、靜態電流小等優點，非常適用於為可攜式設備供電。目前DC-DC轉換器設計技術發展主要趨勢有：

　　（1）高頻化技術：隨著開關頻率的提高，開關變換器的體積也隨之減小，功率密度也得到大幅提升，動態響應得到改善。小功率DC-DC轉換器的開關頻率將上升到兆赫級。

　　（2）低輸出電壓技術：隨著半導體**技術的不斷發展，微處理器和可攜式電子設備的工作電壓越來越低，這就要求未來的DC-DC變換器能夠提供低輸出電壓以適應微處理器和可攜式電子設備的要求。

　　這些技術的發展對電源晶片電路的設計提出了更高的要求。首先，隨著開關頻率的不斷提高，對於開關元件的性能提出了很高的要求，同時必須具有相應的開關元件 驅動電路以保證開關元件在高達兆赫級的開關頻率下正常工作。其次，對於電池供電的可攜式電子設備來說，電路的工作電壓低（以鋰電池為例，工作電壓 2.5～3.6V），因此，電源晶片的工作電壓較低。

　　MOS管具有很低的導通電阻，消耗能量較低，在目前流行的高效DC－DC晶片中多採用MOS管作為功率開關。但是由於MOS管的寄生電容大，一般情況下NMOS開關管的柵極電容高達幾十皮法。這對於設計高工作頻率DC－DC轉換器開關管驅動電路的設計提出了更高的要求。

　　在低電壓ULSI設計中有多種CMOS、BiCMOS採用自舉升壓結構的邏輯電路和作為大容性負載的驅動電路。這些電路能夠在低於1V電壓供電條件下正常 工作，並且能夠在負載電容1～2pF的條件下工作頻率能夠達到幾十兆甚至上百兆赫茲。本文正是採用了自舉升壓電路，設計了一種具有大負載電容驅動能力的， 適合於低電壓、高開關頻率升壓型DC－DC轉換器的驅動電路。電路基於Samsung AHP615 BiCMOS工藝設計並經過Hspice仿真驗證，在供電電壓1.5V ，負載電容為60pF時，工作頻率能夠達到5MHz以上。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴