[工藝]ETCH process 的大師級講解

編者注: Etch是PIE不得不好好學習的課程，玄機太多了。我曾經花太多時間研究這玩意，結果連皮毛都碰不上，每次跟人家討論還是雲裡霧裡~~~感謝Joph Chen，曾經的ETCH專家。

如果把黃光比作是拍照，那他就是完成了底片的功能，還需要蝕刻來幫忙把底片的圖像轉移到Wafer上。蝕刻通常分為Wet Etch(溼蝕刻)和Dry Etch (幹蝕刻)，溼蝕刻主要各向同性蝕刻(Isotropic)，所以profile是橫向等於縱向，但是througput比較快，選擇比高，而且陳本低。

我們在8寸製程的溼蝕刻都是用來做strip，只有dual gate etch或者Silicide前面的RPO的Dry+Wet。這兩個都是尺寸比較大，而且不能直接用plasma轟擊Si。而幹蝕刻主要用plasma離化反應氣體(RIE: Reactived Ionized Etch)，與被蝕刻物質反應成氣態副產物被抽走(反應副產物一定的是氣體，所以Cu製程無法用蝕刻。)，主要用來吃小pattern的，因為他的各向異性(Anisotropic)優點，但是他的製程複雜，tune recipe factor非常困難，價格昂貴。需要澄清一點，幹蝕刻的anisotropic的各項異性，不是指他吃的時候側邊就不會吃，是因為process會產生一種叫做polymer的物質，保護在側壁使得側邊不會被吃掉。polymer的形成主要靠F-C比（氟-碳比)，來控制polymer多少來進一步控制profile （F-base的比例比C-base的比例多還是少？）

蝕刻製程必須了解plasma，啥是plasma？說白了就是一群被充電了的準中性氣體（類似閃電），其實就是一鍋等離子湯(電漿)。在這鍋湯裡有電子(elctrons)的雪崩碰撞(Avalanche)用於產生和維持等離子體湯，碰撞產生的離子Ions在電場的作用下撞擊(bombardment)晶園表面也達到物理蝕刻的目的，如Ar+ e -->Ar* or Ar+ 和兩個電子，而另一部分被離化的ions可以作為化學反應氣體，與被蝕刻物質發生化學反應產生氣態副產物達到化學蝕刻的目的(如CF4+e-->CFx[+] + Fx[-] + e, F[-]+Si-->SiFx(g) )。

等離子體是會發光的哦，因為被激發的電子會再與周邊的離子複合(Recombination)回到電中性過程中必須以光的形式釋放能量(Light Emission)。而且各種不同能級的等離子體光波長是不一樣的，所以顏色也會不一樣，這樣很容易用來做製程診斷(diagnostics)或者做process的結束信號探測(End-Point detection).

另外plasma裡面還有個名詞叫做「sheath」 or 「dark space」，主要是因為電子放電結束產生的黑暗區域，因為電子比離子跑得快，所以有一段距離的電子還沒來得及與離子複合就跑出去了到後面才開始複合產生放電發光效應，而在開始那裡還沒來得及複合沒有光的區域就是sheath，主要靠電場大小來balance。這裡咱不是專業就不深入講解了。

Plasma理論講完了，就該講硬體上怎麼生成plasma了，早期的plasma，都是CCP (Capacitive-Coupled Plasma)，兩個電極板中間充氣體加電壓(是不是很像日光燈管？其實就是)。後來因為uniformity太差，在旁邊加了個磁場通過洛倫磁力來改善他的電場收斂性提高了均勻性，這就是後來的MERIE (Magnetically Enhanced RIE)。但是他們的缺點是沒有辦法控制plamsa的密度和轟擊(bombardment)強度，為了解決這個問題又發展到Dual source CCP system，用兩個獨立的source去decouple plasma density和bombardment。一個source叫做HF (Hi-Frequency) source用來控制plasma density，一個叫做LF (Low-Freqency) source用來控制Bombardment。

半導體發展不可能只停留在CCP (Capacitive Coupled Plasma)時代，好歹有點跨時代的進步撒。對了，後來出現了ICP (Inductive Coupled Plasma)，它主要是有一個RF coil通電形成時間變化的磁場來轉換成電場達到離化的目的（安培定律B vs. I, 法拉第定律: E vs 磁通量/時間)，這一塊我也不懂。它的好處是plasma強度比CCP高，而且它是真正意義上的decouple的plasma density和Bombardment，一個叫做Source power負責plasma density，一個叫做Bias power負責bombardement，所以沒有bias power那就只有plasma，無法進行蝕刻的。(終於知道recipe裡面的source power和bias power的意義了吧~~~)

花了巨大篇幅才講完plasma，該講講製程了吧？(實在不想再講hardware了，比如ESC就是E-chuck，簡單點記住就是承載wafer的，背面還要負責wafer的溫度控制/He or water，還有就是bias power provider and Source power grounded. 至於講到E-chuck分mono-chuck or Bipolar chuck有興趣大家找我私下學習吧)

Dry Etch在chamber裡面的步驟為: 1. gas-in; 2. 生成plasma的Etchant (ions); 3. 通過擴散/電場等作用讓ions move到wafer surface; 4. Etchant/ions吸附到表面; 5. 蝕刻反應物與被時刻物發生化學反應，6. 副產物回到等離子體環境中，7. pumping out抽走副產物。其實整個過程就是物理轟擊、化學反應、polymer沉積的平衡過程，這也是PE(製程工程師)的經驗和價值。

Dry Etch的製程參數:

1. profile: 理想為90度，但是容易undercut，所以一般都稍微有點體型，但要防止footing。

2. CD

3. depth

4. Etch rate,

5. Uniformity: (Max-Min)/2*AVG

6. Selectivity: 選擇比，比較容易理解就是不要傷到下一層，所以下一層物質的Etch rate必須很低。

7. Microloading: 這是蝕刻特色的參數，因為plasma和ions的濃度一定的，面積大小分攤的反應Etchant就不一樣，所以Etch rate肯定不一樣(這叫做Etch rate loading)， 而且圖形密集度也導致副產物抽走的困難度不一樣、polymer程度都不一樣，所以自然profile就有差了(這叫做profile loading)。這個非常非常重要，我學了很多久。

End-point: 這也是幹蝕刻的重點，你總不能無止境吃吧，如何判斷吃完了？前面講過不同物質的等離子會有不同波長的光，所以反應物和副產物氣體形成的plasma的光波長是不一樣的，所以就是靠信號轉變來抓是否完成。舉個離子，如果我們吃poly，所以副產物應該是SiF4氣體的等離子波長，如果poly吃完了，自然信號突然下降，就被detect到了。

最後講一下在flow裡面的etch用途吧，主要分為Dielectric Etch(介質蝕刻，如oxide, contact, Via, Passivation), Conductor Etch (導體蝕刻, 如Si, poly, Metal, ), Strip/Ashing (去光阻)。

Etch主要用到的gas，只寫guideline略細節。

1. BARC: O2/CF4

2. OX/SiN: CxFy, CxHFy (不同的數字，主要用來控制F-C比)

3. Poly、Si: Cl2/HBr (HBr用來生成polymer，也會通入F-base gase等控制profile)

4. Oxide: CxFy/CxHFy (F-C ratio concern)

5. Metal/Al: BCl3, Cl2, .......

最後Etch步驟,不寫了，，，累了。給我點鼓勵吧。

希望大家多去google上搜索學習，這些都是有的，只要有心，你們都能找到你們想要的資料，我們一起學習吧。

摘自芯苑