利用FPGA實現外設通信接口之: 利用FPGA實現A/D、D/A轉換器接口

2021-01-19 電子產品世界

10.5.1A/D、D/A轉換器接口的特點

A/D、D/A轉換器是FPGA系統設計中的常用器件，經常用來實現模擬信號和數位訊號的相互轉換。根據應用場合的不同，A/D、D/A轉換晶片的性能指標參數差別比較大，因此接口格式也無法統一。

本文引用地址：http://www.eepw.com.cn/article/201706/348805.htm

10.5.2A/D、D/A轉換器接口的實現方法1．標準接口的A/D、D/A轉換器與FPGA的接口設計

在一些典型的應用領域，需要處理的信號單一，晶片廠家設計的晶片一般會遵循一些行業標準接口。例如音頻信號處理領域，很多廠家的音頻A/D、D/A轉換晶片都支持SPI接口。

FPGA實現這些標準的接口，如SPI接口，可以通過網絡或者FPGA廠家獲得一些參考代碼。FPGA晶片的生產廠家會在其開發工具軟體裡面集成一些常用接口的IP核，設計者可以免費使用，降低了開發難度。

另外，有一些開源的網站，如http://www.opencores.org等，也提供了免費的接口IP核的原始碼下載服務。設計者可以下載代碼後，經過仿真驗證或者適當修改後，應用到自己的系統中去。

2．特殊接口的A/D、D/A轉換器與FPGA的接口設計

還有很多信號處理領域，如通信系統設計領域，需要處理的信號很複雜。這種情況下，A/D、D/A的晶片廠家一般會根據處理的精度和採樣的速度要求來設計接口時序。

設計者要根據廠家提供的晶片手冊給出的時序來設計接口。

有些高速的A/D或者D/A晶片會採用LVDS差分信號電平標準。這樣的情況下，FPGA的管腳也要採用對應的LVDS模式。

需要注意的是，FPGA上每一組LVDS管腳是成對出現的，不是任意分組的。而且，如果一個BANK被設定為LVDS，那麼這個BANK的所有管腳都是LVDS模式的。

10.5.3AD/DA轉換器接口的注意事項1．選擇正確的時鐘採樣邊沿

對於一個邊沿採樣的數據採集模塊，經常需要確定採用上升沿還是下降沿來採樣數據。那麼，選擇的依據就是保證數據採樣的穩定、可靠。

為了保證同步，FPGA的採樣時鐘一般採用A/D轉換晶片的輸出時鐘，這個時鐘和數據是同步的。這個時鐘和數據的關係與A/D轉換晶片的具體型號有關。

圖10.20A/D晶片的部分輸出信號時序關係

例如，在如圖10.20所示的時序圖中，每當時鐘的上升沿數據產生變化。那麼這樣的情況下，在時鐘的下降沿的時候，數據是最穩定的，適合採樣。

2．選擇適合的同步頭檢測方法

A/D晶片的輸出數據一般都是打包數據，以數據幀的格式輸出。數據幀的同步格式分為兩種：外同步模式和內同步模式。

圖10.21A/D晶片的部分輸出信號時序關係

外同步模式：是指除了時鐘和數據信號外，還有同步指示信號。同步指示信號可以是脈衝信號，指示一幀有效數據的開始；也可以是電平信號，指示一幀有效數據的持續時間。

內同步模式：是指輸出信號中只有時鐘和數據信號，同步頭隱藏在數據之中，如表10.7所示是ITU656標準的數字視頻信號。

表10.7 ITU656標準的數字視頻信號

幀結構

BlankingPeriod

…

80

10

TimingReferenceCode

FF

00

00

SAV

720PixelsYUV4:2:2Data

Cb0

Y0

Cr0

Y1

Cb2

Y2

…

Cr718

Y719

TimingReferenceCode

FF

00

00

EAV

BlankingPeriod

80

10

…

其中，「FF0000EAV」和「FF0000SAV」就是幀同步頭，其作用也是用來指示有效數據開始和結束。其格式為：「FF0000XY」，XY的定義如下。

SAV_EVEN=8H80

EAV_EVEN=8H9D

SAV_ODD=8HC7

EAV_ODD=8HDA

3．選擇有效的緩存策略

在數據採集系統中，緩存結構的設計直接影響系統的性能。對於簡單的設計，可以採用一個FIFO或者雙口RAM來實現緩存。如果單緩存不能滿足系統的性能要求，可以採用桌球結構的緩存。

在有些特殊情況下，採集模塊後面數據處理模塊的處理時間不固定，和數據內容相關。這時候採用桌球結構的緩存策略就不能滿足要求了，因為桌球結構的切換時間一般是固定的，而且和數據內容是無關的。

還有一種比桌球結構更複雜的緩存管理策略，那就是三緩存環形結構。如圖10.22所示，這樣的結構雖然比桌球結構提供了更好的緩存性能，但是管理的複雜度大大提高了，系統的延遲也增加了。

圖10.22三緩存的環形緩存區示意圖

無論是單緩存，雙緩存還是三緩存結構，只要能滿足系統的實時採集要求就是有效的緩存策略。


相關焦點

  • 利用FPGA實現外設通信接口之:FPGA在外設接口實現方面的優勢
    10.1.1充足的用戶I/O資源FPGA的一個重要的應用領域就是數據採集和接口邏輯設計。因此，FPGA比較適合接口比較多、需要大量I/O的應用場合。10.1.2靈活的可編程邏輯標準的外設接口協議是開放的，因此不具備保密性和安全性。在某些應用場合，設計者需要在標準接口協議的基礎上，重新設計接口協議來提高保密性或者其他方面的性能。FPGA晶片靈活的可編程特性可以幫助設計者來實現這些自定義的協議。
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    為了減小體積，絕對式編碼器一般採用串行通信方式輸出絕對編碼，針對伺服電機控制等高端場合，為了滿足快速的電流環、速度環、位置環的控制需要，編碼輸出的速度又應該非常快，這些不利因素都對絕對式編碼的接收增加了難度。 絕對式編碼器廠家大多為其編碼器配套了接收晶片，實現串行編碼到並行編碼的轉換，便於控制器的讀取操作。
  • fpga應用領域_fpga應用三個主要方向
    fpga的優勢 　　1）通信高速接口設計。FPGA可以用來做高速信號處理，一般如果AD採樣率高，數據速率高，這時就需要FPGA對數據進行處理，比如對數據進行抽取濾波，降低數據速率，使信號容易處理，傳輸，存儲。 　　2）數位訊號處理。包括圖像處理，雷達信號處理，醫學信號處理等。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    tlv320aic23具有可編程特性，dsp可通過控制接口來編輯該器件的控制寄存器，而且能夠編譯spi，i2c兩種規格的接口，tlv320aic23b與dsp5509的電路連接如圖2所示。 數據經mcbsp串口與外設的通信通過dr和dx引腳傳輸，控制同步信號則由clkx，clkr，fsx，fsr四個引腳實現。將mcbsp串口設置為dsp mode模式，然後使串口的接收器和發送器同步，並且由tlv320aic23的幀同步信號lrcin，lrcout啟動串口傳輸，同時將發送接收的數據字長設定為32 b(左聲道16 b，右聲道16 b)單幀模式。
  • 基於FPGA的實時中值濾波器硬體實現
    在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。 在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。
  • 一種基於FPGA的全光纖電流互感器控制電路設計
    ，所以該方案控制精度提高有限;另一種是以現場可編程門陣列(FPGA)和DSP為核心器件，結合兩者的優點，利用FPGA來完成系統時序控制，DSP實現各種數位訊號處理算法，雖然可以獲得非常高的控制精度，但系統結構相對複雜，可靠性下降。
  • 如何在FPGA中實現狀態機
    FPGA常常用於執行基於序列和控制的行動，比如實現一個簡單的通信協議。對於設計人員來說，滿足這些行動和序列要求的最佳方法則是使用狀態機。狀 態機是在數量有限的狀態之間進行轉換的邏輯結構。一個狀態機在某個特定的時間點只處於一種狀態。
  • 聲納圖像動態範圍擴展與FPGA實現
    高精度的 轉換器保證了信號處理過程所需的數據動態範圍，為實現系統的高分辨能力提供了可能，高性能成像聲納系統通常都採高位數的 轉換器對接收聲基陣的輸出信號進行採樣和量化。為了保證輸出的圖像數據具有合適的亮度和對比度，同時兼顧到信號處理過程的系統複雜度及顯示設備的實際需求，需要將 高精度數據壓縮到 數據寬度，信號處理過程中的數據流位寬如圖 1所示。
  • FPGA開發外設子板模塊電路設計詳解
    FPGA以並行運算為主，以硬體描述語言來實現;相比於PC或單片機(無論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別，也造成了FPGA開發入門較難。目前國內有專業的FPGA外協開發廠家，開發展基本電路如下：蜂鳴器電路如圖3.47所示。FM信號由FPGA的I/O口控制。當FM為高電平時，Q1的BE導通，則CE導通，蜂鳴器的5V和GND形成迴路，發出聲音。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    1.引言本文引用地址：http://www.eepw.com.cn/article/247779.htm數字濾波器在通信、自動控制、雷達、軍事、航空航天、醫療、家用電器等眾多領域得到了廣泛的應用。
  • 採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計
    用戶自定製邏輯區域內可以包含用戶自定義的Avalon外設，以及與系統模塊無關的其他用戶自定製邏輯。 利用FPGA中的可編程邏輯資源和現有IP軟核，如Nios II核、片內Boot ROM、用於FIFO的片內雙口RAM、定時器Timer、JTAG UART等來構成該嵌入式系統處理器的接口功能模塊。
  • OFDM系統中DAGC的應用研究及FPGA實現
    在B3G和4G移動通信中所採用的0FDM技術，更是以IDFT/DFT來進行OFDM調製和解調製，IDFT/DFT的精度直接影響基帶解調的性能。　　在硬體實現中，通常影響定點化FFT算法精度的有量化誤差、捨入誤差和溢出誤差。一旦決定了量化方式和數據位寬後，量化誤差和捨入誤差都是可估計的，而溢出誤差則隨著輸入信號功率的增大而急劇增加，造成SNR嚴重惡化。
  • FPGA的機載合成孔徑雷達數位訊號處理機接口板卡的設計與實現
    進行信息格式轉換,將目標的原始回波數據與雷達和載機的參數數據打包,插入相應的幀信息形成處理機要求的數據幀,並控制數據流的走向;(3)實現PCI接口,能夠產生PCI中斷;(4)具有在線自檢測功能2 系統硬體結構設計為了簡化系統硬體設計,增加系統的靈活性,採用FPGA晶片實現系統要求的數據格式轉換打包分發和邏輯控制功能數據緩存採用硬體
  • 關於Xilinx FPGA如何獲取FPGA的Device DNA
    一般來說，用戶在邏輯上可以通過特定的接口把這個Device DNA讀取出來，經過一系列加密算法之後和預先在外部Flash存儲的一串加密後的字節串做比較，這個flash存儲的加密後的字節串也是由該DNA經過加密後得到，fpga加載程序後可以先從flash讀出該段字節做比較，如果相同，則讓FPGA啟動相應的邏輯，如不同，則代表該FPGA沒有經過用戶授權，用戶邏輯上可以關閉FPGA的邏輯功能甚至可以通過一些手段讓硬體損壞
  • fpga/cpld - fpga_電子產品世界
    無論是設計測試和測量設備還是汽車雷射雷達模擬前端（AFE），使用現代高速數據轉換器的硬體設計人員都面臨高頻輸入、輸出
  • 基於fpga二維小波變換核的實時可重構電路
    FPGAs 提供了一個硬體環境 ，這個環境 可將邏輯物理實現和 布線資源 按照為了特定功能所配置的比特流而重新組織構建起來。 RTR設計工具 繞過傳統的fpga綜合以及比特流生成過程 使可進化設計成為可能. JBits工具套裝 就為在Xilinx 的Virtex系列和4000系列設備上進行RTR設計提供了一個設計環境。
  • 用FPGA實現FFT算法
    FFT算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的FFT仍然是很困難。本文提出的FFT實現算法是基於FPGA之上的，算法完成對一個序列的FFT計算，完全由脈衝觸發，外部只輸入一脈衝頭和輸入數據，便可以得到該脈衝頭作為起始標誌的N點FFT輸出結果。
  • 基於FPGA IP核的FFT實現
    目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。而FPGA廠商Altera公司和Xilinx公司都研製了FFT IP核，性能非常優越。在FFT的硬體實現中，需要考慮的不僅僅是算法運算量，更重要的是算法的複雜性、規整性和模塊化，而有關利用FFT IP核實現FFT算法卻涉及不多。
  • 賽靈思推出Spartan-6 FPGA系列
    這一新系列產品實現了低風險、低成本、低功耗以及高性能的完美平衡。 Spartan-6 FPGA系列的高效雙寄存器6輸入LUT(查找表)邏輯結構利用了可靠成熟的Virtex架構，支持跨平臺兼容性以及優化系統性能。 豐富的內建系統級模塊包括DSP邏輯片、高速收發器以及PCI Express® 接口內核，也源於Virtex系列，能夠提供更高程度的系統級集成。